当前课程知识点:微纳加工技术 > 第六章节 图形转移技术 > 第二小节 干法刻蚀中的若干问题 > 干法刻蚀中的若干问题
各位同学 大家好
今天我们看第六章
图形转移技术的第二节
干法刻蚀中的若干问题
上一节我给大家讲解了
干法刻蚀中三个重要的考虑要素
刻蚀的选择比
各向异性和离子轰击的损伤
从提高选择比的角度看
我们希望只利用等离子体
来增强腐蚀气体的化学活性
而不要离子轰击
这样做选择比可以做得比较高
但腐蚀过程往往是各向同性的
从提高各向异性的角度看
我们则需要适当的离子轰击
离子轰击可以去除相应面上的
反应生成物
并大大增强化学腐蚀的速度
而离子轰击只是垂直向下的
从而提到了定向性
牺牲的则是选择比
而且比较大能量的离子轰击
还可能带来腐蚀面的晶格损伤
所以适当的trade-off是需要的
基于上一节的这些认识
我们这一节进一步讨论一下
干法刻蚀中的若干问题
包括掩膜损失和硬掩膜的问题
侧壁沉积物的控制
离子刻蚀速度的负载效应
和所谓的天线效应
那我们先看一下
这个掩膜损失和硬掩膜
大家知道在腐蚀的过程中
光刻胶也会被腐蚀掉
使光刻胶定义的窗口
在腐蚀的过程中会展宽
这样对定向腐蚀是不利的
解决的办法
就是把光刻胶的掩膜
先转移成一个所谓的硬掩膜
也就是说一种介质层
它对下层腐蚀的材料
有很高选择比的这样一种材料
那么用硬掩膜 可以有效地防止
在腐蚀过程中掩膜本身
两边展宽的这样一个过程
另外一个干法腐蚀中
经常要注意的问题
是侧壁沉积物的控制
那么这张图给出了
就是说反应的过程中
那么底面的这个生成物
那么受离子轰击
它很容易就挥发掉了
反应生成物会在侧壁沉积
那么前边一节也讲到了
侧壁的反应物
对定向腐蚀并不是坏事
它可以有效地保护侧壁
不向两边展宽
但是另外一件事情
就是如果侧壁沉积物过多
它也会产生反的
使得窗口逐渐缩小的一个过程
比如说这张图给出的情况
就是在刻蚀的这个过程中
看上去的这个刻蚀是垂直向下的
但是它好大一部分是侧壁生成物
如果把侧壁生成物去掉
就是下面这样一个图象
所以对于侧壁生成物
我们是要有适当控制的
那么前一节也讲到了
侧壁生成物
如果我们在反应气氛中
加入少量的氧气
因为侧壁生成物主要是
Polymer状态的
那么我们是可以去除的
所以在适当地控制
反应气体中的氧含量
使得侧壁生成物
既有一定的侧壁生成物
又不产生大量地堆积
是垂直腐蚀的
一个很重要的工艺控制点
那么所以对于高定向腐蚀的
要求的这个场合
我们往往联合地使用硬掩膜
以及合理地控制侧壁生成物
来获得很高深宽比的刻蚀的效果
像这两张图就给出了很好的
这样的一个定向腐蚀的结果
这里头适当地保留侧壁生成物
这个Polymer
那么是这个实现陡直刻蚀的
一个关键
那么这个图给出了
就是动态随机存储器DRAM里头它用了一个Trench电容
也就是一个垂直向的电容
它也需要一个很高的
一个深宽比的一个刻蚀
那么也是通过这样手段来达到的
反应生成物在侧壁的堆积
对陡直刻蚀是重要的
但是这个侧壁堆积的Polymer
对电路可靠性会产生不利的影响
所以在刻蚀完成之后
我们往往加最后一步的
一个阳等离子体的处理
来去除Polymer
这样的话提高整个电路的可靠性
干法刻蚀中
需要注意的另一个问题
是所谓的负载效应
就是Loading effect
那么我们可以看到这张图
那么对于硅也好
氮化硅也好 其他材料也好
它的刻蚀速率
是与需要刻蚀材料的
暴露的表面积相关的
随着表面积的增大
刻蚀速率是迅速下降的
那么我们集成电路里的版图图形
从集成电路的这个角度看的话
它的每个区域里头
图形密度是不一样的
那么这样一来
就会使得我整个的刻蚀速度
图形密集的地方
刻蚀速率会比较低
而图形比较疏的地方
刻蚀速率会比较高
这样的话
那么就会使得整个刻蚀的均匀性
受很大的影响
这就需要我们在设计的时候
在图形比较疏的地方
加一些所谓的dummy pattern
所谓假图形
那么使得我整个集成电路的
各个区域的图形密度
是大致相当的
这样的话来克服所谓的负载效应
还有一个重要的问题
就是所谓的天线效应
大家知道等离子体刻蚀
就是干法刻蚀
他的离子轰击是带电荷的
那么比如说一个集成电路
它的这个
尤其是在金属引线的刻蚀过程中
那么金属引线对于这个期间来说
就相当于一个天线
它收集了大量的电荷
那么这个电荷它会产生电场
尤其是在栅这一级里头
大家知道栅氧化层是非常薄的
如果反应刻蚀的时候
它收集的电荷产生的电场足够强
是有可能击穿栅介质层的
这个也是一个很重要的问题
大家解决这个问题的办法
同样需要工艺与设计的结合
在设计的时候
避免比较大的长的金属线的刻蚀
尤其是这个金属线
与栅介质相连的这样的一个情况
那我们通过两个工艺优化的例子
看一下工艺优化中
主要需要考虑哪些因素
首先我们看一个
这个多晶硅栅刻蚀的这个例子
大家知道MOSFET晶体管的多晶硅栅
是最紧密的这样的一个结构
它的宽度通常的话只有几十纳米
而它的多晶硅栅的有几百纳米
所以它是一个需要
非常高深宽比这样的一个刻蚀
另外多晶硅下面是栅介质
栅介质通常只有两三个纳米的厚度
所以它又是一个需要高选择比的
这样一个刻蚀
也就是说
要刻几百纳米厚的多晶硅材料
而要停到两三纳米的栅介质上
那么为了达到这样的一个效果
我们通常用的技术是
前面讲的硬掩膜
我们用硬掩膜来使得
整个刻蚀的光刻胶的损失
不影响刻蚀的定向性
另外我们在主刻蚀的过程中
会增大离子轰击这样的一个效果
并且我们要适当地控制
侧壁生成物的堆积
来实现陡直的刻蚀
那么这是我们所谓的Main etch
就是主刻蚀阶段
主要考虑的因素
当主刻蚀完成
也就是说多晶硅刻蚀
基本上到了多晶硅
与栅介质的界面时
它的主要矛盾又转化成了
高选择比
这时候我们整个工艺
要减小离子轰击的能量
更多的利用等离子体刻蚀
来提高这样的一个选择比
那么这是提高选择比的过程
那么我们看一下这张图
在最后的这个阶段
提高选择比的时候
我们会加意义所谓的Over-etch
来使得多晶硅栅角的部分
它的这个形貌
也能够比较刻蚀干净
也能达到比较好的这样一个效果
所以总的来看
就是说我们整个的一个刻蚀过程
它会根据不同的要求
把它分成几个工艺段
每个工艺段我们采用的腐蚀气体
以及采用的工艺参数
都有可能是不同的
我们不是用同样一个工艺条件
完成整个的刻蚀
那么这个刻蚀可能分好多个阶段
那么这是一个例子
那么我们看另外一个例子
就是所谓的TSV的刻蚀
TSV的意思就是through silicon via
这个就是硅穿孔的刻蚀
硅穿孔在现代封装里头
很多地方都用
那么它的意思
是把整个硅片刻穿
那么大家知道硅片是很厚的
即使减薄以后
它有几十微米的厚度
那么要刻几十微米的深度
对干法刻蚀来说
是一个刻蚀深度非常深的
这样的一个场景
而TSV的宽度
往往只有零点几个微米
所以它同时又是一个高深宽比的
这个刻蚀的要求
对于这么深的一个刻蚀
它的这个整个的这个刻蚀过程
实际上是受刻蚀反应生物成去除
这个机制限制的
因为这个刻蚀很深
反应生成物很高 很多
那么大家知道反应生成物
在侧壁堆积
又是一个控制各向同性刻蚀的
一个很重要的一个机制
那么在这种TVS深刻蚀的过程中
我们一方面要利用侧壁生成物
在反应生成物在侧壁的堆积 来实现各向异性
同 时我们在适当的时候
要通过氧等离子体来去除
反应生成物
使得反应得以继续进行
这样的话我们在不断地主刻蚀
加上氧等离子体去除的
这样的过程
就会形成如图所示的
一个一个鼓泡的
这样的一个刻蚀的过程
那么整个的刻蚀
就是一系列的鼓泡连在一起的
这样的一个过程
当然我们为了保证这个陡直性
那么我们要trade-off
就是说刻蚀速率与泡的多少
泡越大腐蚀速度会越快
但是它的各向异性会越差
泡越小各向异性会很好
但是腐蚀速度会受到影响
通过这两个例子我们可以看到
所谓干法刻蚀的工艺优化
它最主要的是两点
一个是我们要深刻地理解
干法刻蚀的理化机理
那么知道这个机理之后
我们就知道工艺的关键点在哪里
第二我们要知道
我们刻蚀核心的要求是什么
比如说多晶硅栅的刻蚀
它的核心的要求是陡直刻蚀
和这个高选择比
那么TSV的刻蚀
我们要trade-off刻蚀速率
和陡直性
那么知道了这个刻蚀的理化机理
知道了刻蚀的
我们具体刻蚀结构的核心要求
我们就可以有效地优化工艺了
好 我们做一下本节的小结
这一节里
我们讲了干法刻蚀中
需要注意的几个问题
一个是如何实现定向腐蚀
定向腐蚀的时候
我们主要的手段
一个是可以采用硬掩膜
另一个要有效地控制侧壁沉积物
既不让侧壁沉积物太多
也不能太少
第二个是我们讲的负载效应
负载效应的意思
就是说刻蚀的速度
是与这个窗口大小有关的
那么窗口面积大的话
那么腐蚀速率会降低
那么在实际集成电路设计里头
我们会通过dummy pattern这个办法
使得各个区域的窗口面积
大致相当
第三是所谓的天线效应
就是说等离子刻蚀的时候
那么尤其是金属线刻蚀
它会收集电荷
有可能对下面的介质产生击穿
那么这也是我们在集成电路
设计过程中需要考虑的一个问题
另外本节通过两个实际例子
一个是多晶硅栅的刻蚀
一个是TSV的刻蚀
来讨论了一下
如何来优化工艺
那么优化工艺中
我们主要考虑的
主要要注意的实际上是这两点
一个是要理解清楚
那么干法刻蚀的
决定它选择比 定向性
以及离子轰击损伤的
它的背后的理化机制是什么
第二就是说我们要针对
我们要制作的这样的一个结构
它的核心的要求
来优化我们的工艺
-课程介绍
--课程介绍
-微纳工艺综述和超净环境
-第二章节 微纳工艺综述和超净环境--微纳工艺综述和超净环境
-第一小节 集成电路中的材料
--集成电路中的材料
-第一小节 集成电路中的材料--作业
-第二小节 单晶硅的特性及生长方法
-第二小节 单晶硅的特性及生长方法--作业
-第一小节 薄膜制备技术简介
--薄膜制备技术简介
-第一小节 薄膜制备技术简介--作业
-第二小节 化学气相淀积技术
--化学气相淀积技术
-第二小节 化学气相淀积技术--作业
-第三小节 氧化和原子层淀积技术
-第三小节 氧化和原子层淀积技术--作业
-第四小节 外延技术
--外延技术
-第四小节 外延技术--作业
-第五小节 溅射、蒸发和电镀技术
-第五小节 溅射、蒸发和电镀技术--作业
-第一小节 光刻工艺综述
--光刻工艺综述
-第一小节 光刻工艺综述--作业
-第二小节 光刻工艺详解
--光刻工艺详解
-第二小节 光刻工艺详解--作业
-第三小节 光刻系统及其关键参数
-第三小节 光刻系统及其关键参数--作业
-第四小节 光刻工艺中的常见问题及解决方法
-第四小节 光刻工艺中的常见问题及解决方法--作业
-第五小节 提高光刻精度的办法及其他先进光刻技术
-第五小节 提高光刻精度的办法及其他先进光刻技术--作业
-第一小节 湿法腐蚀和干法刻蚀
-第一小节 湿法腐蚀和干法刻蚀--作业
-第二小节 干法刻蚀中的若干问题
-第二小节 干法刻蚀中的若干问题--作业
-第一小节 扩散工艺综述
--扩散工艺综述
-第一小节 扩散工艺综述--作业
-第二小节 影响扩散的因素
--影响扩散的因素
-第二小节 影响扩散的因素--作业
-第三小节 离子注入工艺介绍
--离子注入工艺介绍
-第三小节 离子注入工艺介绍--作业
-第四小节 影响离子注入的因素
--影响离子注入因素
-第四小节 影响离子注入的因素--作业
-第一小节 浅槽隔离
--浅槽隔离
-第一小节 浅槽隔离--作业
-第二小节 自对准硅化物
--自对准硅化物
-第二小节 自对准硅化物--作业
-第三小节 High-K介质和金属栅
-第三小节 High-K介质和金属栅--作业
-第四小节 大马士革工艺
--大马士革工艺
-第四小节 大马士革工艺--作业
-第一小节 集成电路良率定义
--集成电路良率定义
-第一小节 集成电路良率定义--作业
-第二小节 封装和封装驱动力
--封装和封装驱动力
-第二小节 封装和封装驱动力--作业
-第一小节 典型的CMOS制造工艺流程
-第一小节 典型的CMOS制造工艺流程--作业
-第二小节 CMOS scaling 中的若干问题
-第二小节 CMOS scaling 中的若干问题--作业
-第一小节 MEMS制造工艺
--MEMS制造工艺
-第一小节 MEMS制造工艺--作业
-第二小节 体型微加工技术
--体型微加工技术
-第二小节 体型微加工技术--作业
-第三小节 表面型的微加工技术
-第三小节 表面型的微加工技术--作业
-第四小节 MEMS工艺实例
--MEMS工艺实例
-第四小节 MEMS工艺实例--作业