浅槽隔离在线视频

诸位同学大家好

今天让我们学习微纳加工技术

这门课的第八章工艺模块

所谓工艺模块是指

一系列微纳加工技术的组合

通过这套工艺组合

可以完成微纳器件

或者集成电路中

某个基础结构的制造

从第三章到第七章

我们学习了晶体的生长

薄膜沉积 光刻

图形转移 掺杂等五大类

几十种具体的微纳加工技术

但对于集成电路

或其他微纳器件的制造过程

组成整个制造流程的基本单元

往往并不是这些具体的加工工艺

而是所谓的工艺模块

完成一个整个的制造流程

只是调用这一系列的

已经完成开发和优化的

工艺模块而已

之所以

把加工工艺组合成工艺模块

把工艺模块作为基础单元

是出于降低整个制造流程

开发成本和开发周期考虑的

以集成电路为例

一个完整的CMOS集成电路

制造流程

往往由几百步

微纳加工技术组成

每一部工艺的变动

都可能影响

整个制造的结构和它的可靠性

从头做起

其工艺开发成本往往数以亿计

而且开发周期

也需要一两年的时间

这显然不能适应

工艺结点不断引进的需要

把整个制造流程啊

切分成若干工艺模块

针对每个工艺模块做好优化

对同一类工艺模块呢

做不同的版本

比如说

面对射频应用的MOS器件

与面对低功耗应用的MOS器件

在器件结构上会略有不同

前者需要更小的集成参数

而后者更需要比较小的漏电流

因而制造两种器件结构的工艺模块

在工艺参数设定上也会有所不同

工艺模块的种类很多

本章我们只选择

针对CMOS集成电路制造的

四个最典型工艺模块做一个介绍

它们是浅槽隔离 自对准硅化物

High K栅介质和金属栅

以及大马士革工艺等

那让我们先看第一节浅槽隔离

浅槽隔离就是STI

shallow trench isolation

我们经常会说

CMOS是一个自隔离的结构

那么为什么CMOS还需要隔离呢

这是一张CMOS的结构示意图

我们可以看到

从掺杂结构的角度看

那么N管和P管之间的这个

无论是N管和P管之间的源漏之间

或者是NP-NP结构

或者是PN-PN结构

它的确是一个

任何时候它都是有一个反向结

它从下面的掺杂的结构

它的确是一个自隔离的一个结构

但是如果我们考虑到

上层的布线之后

你比如说第一层的铝线

那么这个图上显示的

它与下面的半导体之间

只有一个第一层的隔离介质

那么这个结构

就有点像我们MOS的结构

当第一层铝线上的电压

如果足够高

它有可能感应

下面的半导体的表面反型

如果它表面反型的话

那么你比如说反映形成N型的话

像这张图上的话

那么P管的N正的这个圆

就有可能与相邻的这个P管的N井

连到一起

那么这就是我们所说的这个

CMOS的它需要隔离的地方

那么隔离的办法大家知道

它实际上这个结构

是一个寄生的这个

MOS晶体管的结构

那么为了使得寄生的MOS晶体管

它不至于感应

下面的半导体的反型的话

那么隔离实际上要做两件事情

一个是第一层的介质要加厚

也就是说除了介质本身的厚度

这个第一层介质本身的厚度的话

我们希望在半导体这一侧

加一个介质的厚度

这是第一点

第二点我们希望

在介质的这个地方高掺杂

高掺杂之后

它的反型的阈值就会提高

这就是我们做的

所谓的半导体的隔离

这样一个结构

所以这个所谓的隔离结构

我们要做两点

一点我们是要在半导体上

加一层比较厚的

比如说具体说

大概是500纳米厚左右的

这样一个氧化介质层

第二我们要在介质层下面高掺杂

那么传统的隔离结构

我们是用所谓的LOCOS

就是Local Oxidation of Silicon

就是把硅局部的氧化

这样的一个办法来实现隔离的

那么它具体的工艺过程是这样的

我们用氮化硅作为氧化的掩蔽层

那么把氮化硅刻开

需要氧化的地方把它打开

打开之后

我们先用注入的办法

做一个高掺杂

然后用氮化硅做掩蔽

在高温热氧化下来氧化这一层

比如说500纳米左右厚的氧化层

然后再用湿法把氮化硅去除

这样的话

我们就可以在我们需要的地方

做上这样一个

所谓的LOCOS的一个隔离层

那么这个LOCOS有几个问题

一个问题是所谓的鸟嘴

那么可以看这张图

那么氧化的时候

那么氮化硅所开出来窗口之后

它并不是只向下氧化

而它要向两边扩展

那么氧化层的厚度

大概是500纳米左右

而它横向扩展的这个尺度

大概也是同样数量级

比如四五百纳米的这样一个量级

大家知道

目前的先进集成电路

已经到了22纳米的量级

而22纳米做器件的

整个所谓有源区的尺度

也就只有

大概100纳米左右的量级

那么如果要是这个鸟嘴

那么侵占比这个还大的话

那么整个的这个面积

损失就会非常大了

这是一方面的问题

另一方面的问题大家知道

硅氧化的话

它的体积氧化的过程中会膨胀

那么如果我氧化500纳米的厚度

意味着它会隆起

大概250纳米左右的厚度

这个厚度会对器件平坦化

会产生很大的问题

那么大家知道

那么我们光刻

我们其他的很多工艺

都需要一个平坦的表面

那么这个表面的隆起250纳米

那么是相当大的一个数值

这也是一个很重要的

所谓的不平坦的问题

第三个问题大家知道

氧化的时候

热氧化的时候

硅的热氧化会产生体积膨胀

它会在鸟嘴的地方

产生很大的应力

这个应力

会使得硅的晶格产生缺陷

那么这也是器件边缘漏电的

一个很重要的原因

正因为这三方面的问题

目前这个LOCOS的办法

实际上很少用了

那么我们最主要用的隔离结构

就是这一节我们要介绍的

所谓的浅槽隔离 STI

shallow trench isolation 那么

shallow trench isolation实际上很简单

就是我们需要隔离的地方

我们首先用干法刻蚀

在硅上刻蚀出我们需要的槽

所谓的浅槽

你比如说

我们要500纳米厚的隔离厚度

我们就刻蚀500纳米厚的浅槽

之后我们用CVD的介质

来填充这个槽

填充完之后我们用CMP

就是化学机械抛光

来去除多余的介质层

这样的话

我们就在我们的浅槽里

相当于填充了我们需要的介质

那么这样的话

我们就实现了所谓浅槽隔离

那我来具体介绍一下

STI的工艺过程

那么在硅片上

我们首先要淀积一层pad oxide

所谓的垫氧层

这一层我们是为了舒缓应力加的

然后我们会淀积一层氮化硅层

这个氮化硅层是作为硬掩膜用的

之后我们会用光刻

来定义需要隔离的区域

然后我们利用这个硬掩膜

刻蚀底下硅的浅槽

硅的浅槽刻蚀完之后

我们会做离子注入

离子注入它的目的

是来做STI隔离的高掺杂层

这些做完之后

我们会用热氧化的办法

在槽的底部

生长一层很薄的热氧化层

大家知道

热氧化层的氧化质量

会比CVD的氧化层的质量高很多

那么它的坏处

只是thermal budget比较大

那么我们生长比较薄的氧化层

之后我们用CVD的办法

淀积比较厚的介质

淀积之后我们用CMP的办法

那么来把多余的介质去除掉

那么这时候

我们可以再次利用氮化硅这一层

作为CMP的截止层

把CMP停到氮化硅这一层

之后我们用湿法把氮化硅这一层去掉

那么这样的话

我们原则上就完成了

STI的整个制造流程

那么在STI的制造过程中

我们有些细节也非常重要

你比如说我们会利用

这层所谓pad oxide

就是刚才讲的垫氧层

那么来做什么呢

做浅槽隔离的时候

它这个角的地方

我们把它氧化的圆一些

这样的话使得它没有尖角

这样的话

不至于在后续的加电的过程中

让它的电场过于集中

另外一个细节

就是我们在刻蚀浅槽的时候

我们并不希望刻一个绝对的90度

一个绝对垂直的界面

为什么呢

因为我们在整个隔离掺杂的时候

我们希望侧壁

浅槽的侧壁也得到有效的掺杂

这样的话

我们把这个刻蚀

有意的让它刻蚀成一定的角度

这样注入的时候

在侧壁上也能够得到有效的注入

这样的话

就可以得到有效的侧壁掺杂

所以整个的STI

那么如果要想把

这个工艺模块做好的话

那么很多细节的工艺优化

那么都是需要的

那么这张图

就给出了最后制作好的

这样一个STI的一个结构

可以看到

在硅的底层的话

我们挖了一个500纳米厚左右的

这样一个浅槽

并且把这个浅槽

填充上了CVD的介质

那么上面这一层

是第一层的布线的介质

那么加上布线的介质

加上STI的介质

这个介质层厚的

以至于上面第一层的金属布线

即使在电源电压比较高的

这样一个情况下

也不至于

引起下面的半导体表面反型

这样的话

就实现了所谓的隔离的

这样一个效果

让我们看一段相关的影像资料

在淀积熔炉里

一层氮化硅将会淀积在氧化层上面

氮化硅层的作用是阻止氧化层的额外增长

和保护将要被制作成晶体管的区域

光刻胶再一次被旋涂在晶圆上作为接下来的掩膜层

通过一个电脑控制的机器

每一个新的掩膜版都能很完美地与晶圆上已有的图案对准

第二层掩膜版是用来确定晶体管的实际区域

并通过掩膜版将该区域曝光在晶圆的表面上

之后通过显影去除已曝光的光刻胶

然后进行漂洗和烘烤

然后用等离子体刻蚀晶圆

自由的氟原子与暴露在外的氮化物反应

在去除光刻胶之后

晶圆需要重新回到氧化炉中

氮化物被去除后的区域

一层被称作“场氧化层”的二氧化硅绝缘层将会生长起来

为了生长这层氧化层

氧气和氢气结合并以蒸汽的形式被引入到晶圆表面

这个绝缘层会减小表面到下层区域的电场

通过显微镜观察，氧化层看起来像白色的边界

它将阻断相邻器件之间的泄露电流

从而让成千上万的晶体管共处在一个小区域里

剩下的氮化硅将会被干法和湿法结合的刻蚀方法去除

那我们小结一下

这个关于这个浅槽隔离

那么关于这个浅槽隔离

我希望同学们了解一下

为什么CMOS结构

还需要所谓的隔离

这主要的所谓的隔离

实际上是针对第一层布线的时候

它有可能引起

下面的半导体表面反型

从而使得器件和相邻器件

之间的井之间有可能穿通的问题

第二我希望同学们知道

LOCOS隔离和STI隔离

这两个比的话

它的LOCOS隔离的问题是什么

那么STI隔离在哪些方面

是作为LOCOS隔离的一个改进

谢谢大家