视频在线视频

欢迎各位同学

回到电磁兼容课堂

我们接着讲第23讲

我们接着讲第23讲

集成电路的电磁兼容设计

我们来看一个集成电路

随着技术的发展

集成电路它的功能越来越强

尺寸越来越小

这样的话它的管脚也就越来越多

如何进行集成电路的封装

就变成了一个非常重要的问题

在集成电路分装时

它里面有地和电源

如果布置不当的话

就形成了很大的辐射的回路

产生辐射骚扰

因此在集成电路封装时

尽量要让地和它的电源构成的面积尽量小

来减少它的差模辐射问题

另外在集成电路中有很多因素会导致地弹的问题

如同时开关一些逻辑门

电容的负载增加

负载电阻的减小

引脚和信号线的电感增加等

我们来看看一个集成电路

它们之间会产生多大的地弹

假设一个大规模集成电路

有32个门同时动作

它的转换时间是5ns

电源的电压是5V

当门极动作时

从高到低

对应的电压变化是5V

最大的操作电流变化率

可用下式来进行估算

这样的话

我们可以得到最大的操作电流变化率为

15.2×10⁶A/s

假设集成电路引脚的电感是2nH

这样的话

在系统的两个虚地G1和G2之间的电位差

就可以达到0.97V

那如何来消除地弹呢

一是可以减慢输出开关的时间

其次将地线的连接点分散到元件的四周

再就是使用表面贴片元件来代替穿孔元件

另外要进行合理的布局

同时要进行负载控制

减小电容 增加电阻

我们要注意元件内部引脚到引脚的杂散电容

它会产生射频发射

同时耦合噪声电压

也就是产生串音

高频信号耦合到相邻的引脚上

是很难隔离的

随着信号边沿率的增加

这种引脚间的电容性串音将会很严重

另外芯片的散热器也是一个强电磁干扰源

芯片的散热器

与芯片本身的杂散电容和杂散电感

构成了一个谐振电路

形成了射频辐射的问题

集成电路与散热器的典型谐振频率为

400~800MHz

因此我们要通过金属导体四周

接到PCB板平面上来构成一个围栏

形成Faraday笼

来阻止共模噪声向外的辐射

也防止外部的辐射耦合到元件中

也就是说要将它的散热器通过四面

来接地把这一个芯片包围在中间

形成一个屏蔽罩

这个图给出了集成电路的射频设计的要点

要减小射频辐射

就要使用更小的封装尺寸

在封装内部使用地平面等

要减小耦合和串音

要围绕元件使用更多的接地引脚

使用小的分布的时钟驱动

代替单个的时钟驱动

尽可能使用最低驱动电压的驱动

要减小高频开关能量

要使用能够达到要求的最慢边沿率的驱动元件

同时隔离包含时钟逻辑的芯片区域

使用分割电源 地平面来隔离时钟噪声

也可以分隔芯片上需要隔离的区域

隔离地线和信号线的引脚

分隔I/O端口和时钟引脚

最后面来看一看我们

如何在电路板上来集成电感和电容

随着3D打印技术的发展

电路板的封装或集成电路的封装

都会带来变革性的发展

目前集成电路的封装是在一个二维平面

未来随着3D技术的发展

它可以向着三维的封装来进行发展

怎么在一个电路板上形成一个电感呢

我们可以在一个双层平面的电路板上面

上表面和下表面

这样布置印制线

然后通过过孔连接起来

就形成了一个环状

将中间的电路板去掉

换成磁性的材料

就构成了一个磁芯

这样的话就形成了电感

另外对印制版上的电容和电阻

都可以通过改变

局部的电阻率和局部的介电场所

来形成集中的电容和集中的电阻

也就是说

未来3D打印技术会给电路板和电子的封装

带了很多变革性的发展

以上就是这一讲的内容

谢谢各位同学