3-2-3-Verilog行为级模型在线视频

数字集成电路与系统设计课程列表：

课程简介

-0-课程简介

--0-课程简介

第1章 绪论

-1-1-集成电路发展简史

--1-1-集成电路发展简史

-1-2-VLSI设计模式：定制与半定制

--1-2-VLSI设计模式：定制与半定制

-1-3-可编程逻辑器件及现场可编程门阵列

--1-3-1-半导体存储器与可编程逻辑器件

--1-3-2-现场可编程门阵列

-1-4-作业

第2章 数字集成电路系统设计工程

-2-1-数字集成电路设计的基本流程

--2-1-数字集成电路设计的基本流程

-2-2-算法和架构设计：一个数字系统设计的例子

--2-2-算法和架构设计：一个数字系统设计的例子

-2-3-SoC设计开发技术

--2-3-SoC设计开发技术

-2-4-IP导向的FPGA设计技术

--2-4-IP导向的FPGA设计技术

-2-5-作业

第3章 数字逻辑电路的RTL建模、设计与实现

-3-1-自顶向下的设计方法

--3-1-自顶而下的设计方法

-3-2-Verilog硬件描述模型

--3-2-1-Verilog硬件描述模型

--3-2-2-Verilog结构级模型

--3-2-3-Verilog行为级模型

-3-3-基本组合电路的设计与实现

--3-3-1-连续赋值语句assign

--3-3-2-组合过程块always-1

--3-3-3-组合过程块always-2

-3-4-基本时序电路的设计与实现

--3-4-1-时序过程块always-1

--3-4-2-时序过程块always-2

--3-4-3-电平型时序电路：锁存器latch

-3-5-测试平台设计与仿真

--3-5-1-验证技术与方法

--3-5-2-Testbench结构模版

--3-5-3-验证与仿真示例

-3-6-组合逻辑的综合

--3-6-组合逻辑的综合

-3-7-综合时几种常用的优化技术

--3-7-综合时几种常用的优化技术

-3-8-作业

第4章 时序验证与分析

-4-1-时序规范的定义

--4-1-时序规范的定义

-4-2-时序规范的检查

--4-2-1-HDL中用于时序检查的系统任务

--4-2-2-综合后的时序验证技术

-4-3-时序违例情况的消除方法

--4-3-时序违例情况的消除方法

-4-4-异步电路或模块的处理

--4-4-异步FIFO设计示例

-4-5-作业

第5章 数字信号处理器的算法、架构与实现

-5-1-DSP的基本运算模型及实现示例

--5-1-DSP的基本运算模型及实现示例

-5-2-高斯低通滤波器设计示例

--5-2-高斯低通滤波器设计示例

-5-3-基于IP核的FIR滤波器设计示例

--5-3-基于IP核的FIR滤波器设计示例

-5-4-环形缓冲器设计示例

--5-4-环形缓冲器设计示例

-5-5-流水线技术的应用

--5-5-1-流水线结构

--5-5-2-流水线加法器设计示例

--5-5-3-流水线FIR滤波器设计示例

-5-6-作业

第6章 物理设计

-6-1-半导体制造工艺简介

--6-1-半导体制造工艺简介

-6-2-版图设计及验证

--6-2-版图设计及验证

-6-3-作业

第7章 可测性设计

-7-1-测试与验证的区别

--7-1-测试与验证的区别

-7-2-可测性设计技术

--7-2-可测性设计技术

-7-3-作业

第8章 低功耗设计

-8-1-功耗问题分析

--8-1-功耗问题分析

-8-2-低功耗设计技术

--8-2-低功耗设计技术

-8-3-作业

© 柠檬大学-慕课导航 课程版权归原始院校所有，
本网站仅通过互联网进行慕课课程索引，不提供在线课程学习和视频，请同学们点击报名到课程提供网站进行学习。