当前课程知识点:微纳加工技术 > 第八章节 CMOS集成电路工艺模块 > 第二小节 自对准硅化物 > 自对准硅化物
诸位同学大家好
今天让我们学习第八章
工艺模块的第二节
自对准硅化物
就是Salicide
这个Salicide
实际上是一个造出来的词
它是由Self-aligned silicide
拼到一起而形成的
让我们看一下
Salicide这个工艺模块
是为了制造集成电路里
最核心的MOS管这个结构的
我们看一下MOS晶体管
主要的要求是什么
那么我们可以看这张图
那么一个好的
高性能的MOS管
它主要有这几方面的要求
一个是源和栅
以及漏和栅之间
它距离要非常的小
那么这样的话
可以减小沟道的这个串联电阻
那么我们如果用光刻来形成
这样一个相对位置来说的话
那么大家知道
光刻的话
是要有套版间距的
这个套版间距就会使得
这个栅和源漏之间
不可能距离很近
这是第一点
第二点 源和栅之间
以及漏和栅之间
需要有一个
很好的一个隔离层
一个介质隔离层
就是所谓的spacer
这个加工
如果要是靠光刻来定义的话
那么实际上
也是存在一个套版间距
也不可能做的很准
这是第二个问题
第三个
就是源漏需要比较好的
这个欧姆接触
我们在接触那一节里头讲了
那么这里头我们通常的话
那么半导体与金属之间的接触
我们是用硅化物来做
而且要实现一个
比较高性能的器件
我们希望栅要有很低的串联电阻
那么我们的栅现在一般是用这个
掺杂的多晶硅来做的
它电阻率比较高
那么如果我们能在栅上
能够附着一层硅化物的话
那么会有效地降低栅的串联电阻
第四个问题
那么是漏端需要一个合理的
这个掺杂结构
那么大家知道
MOS期间的漏端的场强
是非常高的
那么如何舒缓这个漏端场强呢
是MOS器件优化的
一个很重要的这个问题
那么具体的来说
实际上为了减低串联电阻
我们需要有一个浅的掺杂结构
它能从漏端直接连通到栅的下面
同时为了使得源漏的
接触电阻比较小
我们又需要在源漏下面
有一个比较深的掺杂
那么就像这个图所示的
这样一个掺杂结构
那么另外
为了防止短沟道器件的串通
我们在这个漏端以及源端
相应的这个掺杂结构里头
还要做一个反掺杂型的
这样一个掺杂
那么就是所谓的High-low结构
那么也就是说
整个的这个漏端和源端掺杂分布
需要一个很精细的设计
这个精细的掺杂分布
要与这个栅有一个非常好的
一个位置关系
非常准确的一个位置关系
那么这种位置关系
如果我们也是靠光刻来定义的话
那么刚才讲的
同样是因为光刻套准的问题
那么实际上也是做不到的
那么为了满足
这样一个器件的要求
我们工艺上是如何实现的呢
我们实际上是两方面的
所谓的自对准
一个是我们利用栅本身作为掩
离子注入的掩蔽
那么我们
因为我们的漏端的各种掺杂
都是用离子注入实现的
那么我们如果能够用
这个栅本身来做
离子注入掩蔽的话
那么这个掺杂的分布
与栅就有一个所谓自对准的关系
自然就与栅
它的位置关系对准了
这就是一方面的自对准
另一方面
我们会靠选择性的规划
大家知道
我们淀积上
硅化物所需的金属之后
那么在合金的时候
只有裸露硅的表面会产生硅化物
在介质表面的话
就不会产生硅化物
这样的话
我们相当于可以选择性的
生成这个硅化物
这个硅化物
只在源漏需要欧姆接触的地方
以及栅的顶端需要这个
降低栅串联电阻的地方
产生硅化物
而在这个
STI这个介质上
以及在spacer(侧墙)介质上
那么它不会产生硅化物
而保持硅金属原来的这个状态
然后我可以通过湿法腐蚀
把没有生成硅化物地方的金属
去除掉 这样的话
我的硅化物就会自对准的
在我需要的这个源漏
以及栅的这个表面
这就是所谓的
第二层意义下的自对准
也就是硅化物的自对准
整个的工艺过程
就是我们所说的Salicide
就是Self-aligned silicide
那我们具体看一下
整个Salicide这个工艺过程
那么它的工艺过程
就是我们首先在这个电极
譬如说用ALD长我的栅介质
栅介质之后
我们长多晶硅
CVD高掺杂的多晶硅作为栅材料
之后我们用硬掩膜技术
来实现多晶硅的光刻和刻蚀
这个我们上一节已经讲过了
完成之后
我们会把这个N管和P管
其中的譬如说先把N管用光刻胶掩蔽
然后我们利用多晶硅这个栅
作为掩蔽
然后注入掺杂来实现我们说的
所谓的LDD轻掺杂extension结构
也就是我说在源漏
一直到栅的边缘
那么有一个穿过spacer层
这样一个浅掺杂的结构
那么我们就是利用这个栅
作为掩蔽实现
那么之后我们用光刻胶
掩蔽住这个P管
然后再对N管做掺杂
那么这里头有一个细节
同学们可以看一下
我们掺杂
P型掺杂我们用硼
但是这里头我们用的是氟化硼
作为注入源
那么在离子注入那一章
大家可以学到
那么我们
当需要做浅掺杂的时候
那我们需要降低这个注入能量
但是注入能量的降低
是很多设备条件限制的
那么我们在同样注入能量情况下
那么我们实现更浅的掺杂
我们可以选择比较大分子量的
这个掺杂源
比如说我们不用硼
而是用氟化硼
那么同样的注入能量
可以实现更浅的这个结
那么这里头
我们在浅结上就用了
这个氟化硼的注入
之后我们利用CVD
保角特性(conformal)的办法
整个淀积氮化硅层
那么这个氮化硅层
淀积完之后
它会包围住整个多晶硅这个栅
之后我们用各项异性的
干法刻蚀 来刻蚀氮化硅
这样的话
我们就会栅表面
以及源漏表面的氮化硅刻蚀掉
而把栅侧面的氮化硅保留住
这就是所谓的制作spacer层
这样一个工艺
我们利用干法刻蚀的各项异性
在多晶硅栅的两侧
制造了氮化硅的spacer层
这个spacer层
是一个非常重要的一个结构
它一方面起到栅和源漏之间的
隔离作用 另一方面
它也起到我们源漏深掺杂的时候
它起到一个把深掺杂的区域推开
远离栅的这样一个结构
那么这时候
我们做源漏的深掺杂
这个深掺杂的注入也是一样
我们分N管和P管 分别进行
譬如说我们对N管
做N型掺杂的时候
我们用光刻胶把P管掩蔽住
然后我们利用带spacer层的
这样的一个多晶栅来做掩蔽
这样做源漏接触层的掺杂
这时候掺杂的区域
就正好是在栅
并且加上spacer层之后的
以外的这样一个区域
这个spacer层的厚度
大概是在500纳米到1000纳米之间
这样的话
这个结构既保证了源漏掺杂区
与栅之间有一个合理的区间
那么来舒缓漏端强电场
而又不至于使得源漏掺杂区
远离这个栅
之后我们再反过来做P管
也是一样的情况
做完这些掺杂之后
就是自对准的掺杂之后
我们溅射
譬如说如果我们做
钛硅化合物的话
我们溅射钛
溅射钛之后
我们合金 合金的话
那么只有在硅裸露的地方
会产生钛硅化合物
而在spacer层上
以及在旁边的STI的绝缘层上
也就是说在介质上的钛
会保持钛的这样一个状态
不会产生这个钛硅化合物
大家知道 钛硅化合物的
化学稳定性是很强的
那么一旦生成钛硅化合物之后
那么它的这个化学
就是我用这个酸腐蚀
就腐蚀不掉了
这时候我们用这个
譬如说氢氟酸 或者是盐酸
来去除没有生成硅化物的钛
这样的话我们就把硅化物
留在了我们需要的源漏
和栅的这个上面
那么实现了所谓自对准的
生成硅化物 也就是说
我们需要生成硅化物的区域
我们生成了硅化物
其他地方就没有这样的一个
没有硅化物
这样的话
我们就整个的实现了
这个所谓的Salicide的
自对准的这样的一个
MOS器件结构的这样一个制造
那么我们再重复一下
那么这里所说的自对准
实际上是两个方面 一个是
我的这个源漏之间的那些掺杂
那么它的这个掺杂的区域
是靠栅作为掩蔽的
所以它掺杂的位置与栅之间
是有一个自对准的关系
第二点 就是我们硅化物的形成
硅化物的形成
是靠裸露的硅表面形成硅化物
那么介质上不形成硅化物
这样我们就在
我们需要形成硅化物的
源漏和栅上形成硅化物
那么这个过程也是自对准形成的
那么
这就是自对准的含义
那么在硅化物的选择上
我们在硅化物那一节也讲过
那么我们早期的集成电路
是用钛硅化合物
钛硅化合物的好处
就是钛与天然二氧化硅
就是薄的二氧化硅
是有很好的浸润性的话
浸润性
那么这样的话
就是说它的接触电阻
可以做得更低
但是钛硅化合物的坏处呢
是它有尺寸效应
那么当很小尺寸的时候
钛硅化合物的这个电阻率
会急剧上升
在小尺寸的器件中
我们通常会使用钴硅化合物
和镍硅化合物
但是不管是钛硅化合物
还是钴硅化合物
还是镍硅化合物
它整个Salicide制造流程
和原则都是一样的
那么这个图给出了
用钛硅化合物
形成Salicide这个管芯
MOS器件的这个管芯的照片
那么这张图给出了
钴硅化合物的管芯照片
以及这张图是镍硅化合物的
管芯照片
那么总而言之
Salicide这个结构
是我们制造MOS器件里头
最核心的一个工艺模块
那么它巧妙地利用了
两次自对准的这个结构
那么实现了这个MOS器件的
整个结构的优化
那么小结一下
关于这一节主要讲授的内容
那么我们这一节希望同学们了解
那么这个MOS晶体管
它的核心要求是什么
为什么要做这个自对准的结构
那么它的核心要求实际上
是要降低源漏的串联电阻
那么要舒缓漏端的电场
来优化漏端的掺杂结构
这是一个要求方面
那么这个Salicide的工艺
实际上是两方面的自对准
来解决这个问题的
一方面是利用栅作为
离子注入掺杂的掩蔽
来实现整个各种掺杂
它与栅之间的这个位置
包括加上spacer层之后
作为一个掺杂的这个掩蔽层
那么这是一方面
另一方面就是硅化物的自对准
那么在需要形成硅化物的地方
形成硅化物
在介质层上不形成硅化物
从而实现了降低接触电阻
以及减小栅串联电阻这个作用
那么谢谢大家
-课程介绍
--课程介绍
-微纳工艺综述和超净环境
-第二章节 微纳工艺综述和超净环境--微纳工艺综述和超净环境
-第一小节 集成电路中的材料
--集成电路中的材料
-第一小节 集成电路中的材料--作业
-第二小节 单晶硅的特性及生长方法
-第二小节 单晶硅的特性及生长方法--作业
-第一小节 薄膜制备技术简介
--薄膜制备技术简介
-第一小节 薄膜制备技术简介--作业
-第二小节 化学气相淀积技术
--化学气相淀积技术
-第二小节 化学气相淀积技术--作业
-第三小节 氧化和原子层淀积技术
-第三小节 氧化和原子层淀积技术--作业
-第四小节 外延技术
--外延技术
-第四小节 外延技术--作业
-第五小节 溅射、蒸发和电镀技术
-第五小节 溅射、蒸发和电镀技术--作业
-第一小节 光刻工艺综述
--光刻工艺综述
-第一小节 光刻工艺综述--作业
-第二小节 光刻工艺详解
--光刻工艺详解
-第二小节 光刻工艺详解--作业
-第三小节 光刻系统及其关键参数
-第三小节 光刻系统及其关键参数--作业
-第四小节 光刻工艺中的常见问题及解决方法
-第四小节 光刻工艺中的常见问题及解决方法--作业
-第五小节 提高光刻精度的办法及其他先进光刻技术
-第五小节 提高光刻精度的办法及其他先进光刻技术--作业
-第一小节 湿法腐蚀和干法刻蚀
-第一小节 湿法腐蚀和干法刻蚀--作业
-第二小节 干法刻蚀中的若干问题
-第二小节 干法刻蚀中的若干问题--作业
-第一小节 扩散工艺综述
--扩散工艺综述
-第一小节 扩散工艺综述--作业
-第二小节 影响扩散的因素
--影响扩散的因素
-第二小节 影响扩散的因素--作业
-第三小节 离子注入工艺介绍
--离子注入工艺介绍
-第三小节 离子注入工艺介绍--作业
-第四小节 影响离子注入的因素
--影响离子注入因素
-第四小节 影响离子注入的因素--作业
-第一小节 浅槽隔离
--浅槽隔离
-第一小节 浅槽隔离--作业
-第二小节 自对准硅化物
--自对准硅化物
-第二小节 自对准硅化物--作业
-第三小节 High-K介质和金属栅
-第三小节 High-K介质和金属栅--作业
-第四小节 大马士革工艺
--大马士革工艺
-第四小节 大马士革工艺--作业
-第一小节 集成电路良率定义
--集成电路良率定义
-第一小节 集成电路良率定义--作业
-第二小节 封装和封装驱动力
--封装和封装驱动力
-第二小节 封装和封装驱动力--作业
-第一小节 典型的CMOS制造工艺流程
-第一小节 典型的CMOS制造工艺流程--作业
-第二小节 CMOS scaling 中的若干问题
-第二小节 CMOS scaling 中的若干问题--作业
-第一小节 MEMS制造工艺
--MEMS制造工艺
-第一小节 MEMS制造工艺--作业
-第二小节 体型微加工技术
--体型微加工技术
-第二小节 体型微加工技术--作业
-第三小节 表面型的微加工技术
-第三小节 表面型的微加工技术--作业
-第四小节 MEMS工艺实例
--MEMS工艺实例
-第四小节 MEMS工艺实例--作业