当前课程知识点:微纳加工技术 > 第八章节 CMOS集成电路工艺模块 > 第四小节 大马士革工艺 > 大马士革工艺
诸位同学的大家好
今天我们来学习第八章
工艺模块的第四节
大马士革工艺
大马士革工艺是用来
作为后端布线的一个工艺
那么后端布线
我们称为back-end-of-the-line
就是BEOL
是专门用来作为铜布线的工艺
为什么要用铜布线
大家知道 现在的集成电路
它的互连网络是非常庞杂的
那么互连的层数
已经达到了十层左右
那么这也使得互连的加工工艺
也就是Back-end process
它的工作量已经超过了
器件加工的工艺
也就是 Front-end process
那么一个大规模集成电路里的
互连线到什么程度呢
它的最细线宽到了45纳米左右
而它的总长度到了5公里
这样的一个量级
你可以想象 非常细的这个线条
那么它的总长度这么长的时候
它的RC延迟是非常大的
通常的这个
早期的集成电路
它的互连体系是用这个
互连线是用铝材料
那么它的介质隔离是用二氧化硅
原因是铝
是一个非常容易加工的金属
而二氧化硅它的稳定性非常的好
但是它主要的问题是刚才说的
它的互连的 在庞杂的
这样的一个大的互连系统下
它的这个RC延迟比较大
我们可以看这张图
那么对于铝和二氧化硅
这个互连体系的话
在0.25微米这个技术带的时候
它的这个互连引起的延迟
已经超过了这个门延迟
那么这样一来
为了提高整个电路的频率性能
我们就需要引入比铝电阻率
更低的金属
而比二氧化硅它的介电常数
更低的这样的一个层间的
绝缘材料
那么这是什么呢
我们就想到了用铜来替代铝
作为引线的金属材料
那么用LOW-K介质
所谓LOW-K介质
就是说它的K值比二氧化硅小的
这样的一些绝缘材料
作为层间的这个绝缘材料
那么即使是采用了这样的
一些铜布线和LOW-K介质材料
到了0.13微米及以下技术带
实际上集成电路的互连延迟
也超过了门延迟
那么所以目前集成电路里头的
速度的瓶颈实际上是互连
互连是集成电路里头的
这个速度瓶颈
当然用铜布线取代铝布线
还有另外一个原因
我们在铜布线工艺里边也讲到过
就是说
铜的抗电迁徙的能力
比铝高两个数量级
刚才讲到整个互连网络
是集成电路里头速度的瓶颈
那么除了用铜布线和LOW-K介质
作为互连以外
从布局的角度来讲
那么实际上它比下面几层的互连
它用很细的线条
而上面几层的互连
它尽可能地用比较宽的线条
比较厚的金属 这样的话
使得全局互连的时候
它的RC延迟能相对来说比较小
那么我们看一下互连
就是铜互连的它的这个加工工艺
那么就是我们今天要讲的
所谓的大马士革工艺
为什么要用大马士革工艺呢
它的主要的原因是铜和铝的
这个区别在于 铝的话
是很容易用干法刻蚀来加工的
而铜的它的干法反应的时候
它的反应生成物是非挥发的
所以铜是没办法用
干法刻蚀来加工的
这样的话
我们就要用相反的工艺
就是所谓的大马士革工艺
它的做法是
我在介质上加工通孔和槽
然后把这个金属铜
填充到孔和槽里头
然后用CMP把多余的铜抛掉
这样的话就使得
把金属线镶嵌到这个槽里头
这就是所谓的大马士革工艺
其实大马士革是欧洲的一个
一个手工艺加工的一种工艺
其实我们国家的景泰蓝
也是类似的一个做法
那我们看一下
大马士革铜布线的工艺
整个工艺流程大概是什么
那么这张图给出了
做完第一层的钨通孔的接触之后
那么我们要做铜布线了
那我们首先要淀积两层这个介质
两层介质之间
我们加一层氮化硅的这个层
那么像这个图里表示的
那么第一层的介质
实际上是为做通孔用的这个介质
那么中间的这层氮化硅
是作为刻蚀时候的介质层
stop layer来做的
上层的这个介质是为了髁槽用的
那么我们第一步
是利用下面的这个氮化硅的
stop layer来
光刻和刻蚀这个铜布线的线槽
那么我整个走线
我是先刻成介质上的一个槽
之后我再用下面这个氮化硅
作为掩蔽 刻相应的孔
这个孔是我这个第一层铜布线
与下边钨的这个导通地方的
一个连通孔
那么就是把槽和孔全刻好了之后
那么还有一个重要的这个步骤是
大家知道 铜和铝另外一个差别
就是铜在半导体里头
在介质和硅里头都是
快扩散的杂质
那么为了抑制铜的扩散
我在淀积铜之前
我们要加一层阻挡层
就是这个图里头深蓝色显示的
那么阻挡层的材料
我们往往是用钽
用钽做阻挡层材料
所以在沉积铜之前
我们用建设的办法
建设一层薄薄的钽
那么作为在这个介质和通孔的
侧壁上 这样的话
起一个阻挡铜扩散的作用
那么 建设完这个钽之后
那么我们就用电镀的办法
来电镀这个铜
那么电镀完这个铜之后
我们用CMP来抛光
这样的话把多余的铜抛掉
这样的话我们就完成了第一层的
这个铜布线
那么如果需要十层的话
我们就一层一层的
周而复始的做上去
那么这就是所谓的
大马士革的铜布线的工艺
那么另外一个事情
刚才已经说到
就是我们的层间介质
如果是用二氧化硅的话
它的介电常数大概在3.9
那么为了进一步的减小RC延迟
我们需要更低介电常数的介质
譬如说我们现在的集成电路里头
主要用的布线的介电介质
它的介电常数
我们要求它在2以下
那么2以下的话
我们开发的时候
主要要注意的问题是什么呢
我开发的这种介质
它一定要有相对比较稳定的
理化特性
来保证电路布线长期的可靠性
另外它要与金属
布线层要有一个很好的黏附性
而且它要易于干法刻蚀的加工
因为我们整个布线网络
它是一个非常庞杂的网络
任何地方有一点点工艺缺陷
都会整个把这个集成电路毁掉
那么用LOW-K做介质的话
它整个铜布线工艺
比如我刚才讲的这个
这个流程是一样的
那么
就像这张图显示的这样
那我们小结一下
那么这一节我们主要是讲了
布线已经成为了
制约现代集成电路运行速度的
一个瓶颈
那么处于抑制互连延迟
以及抑制铝布线里头
电迁徙的这个问题
我们目前的这个集成电路
它通常采用的是铜布线
而且LOW-K的这个层间介质
那么由于铜它无法干法刻蚀
那么
它的整个的加工工艺
是正好与铝布线反过来
它是采用镶嵌的技术
也就是所谓的
大马士革工艺来加工的
好 谢谢大家
-课程介绍
--课程介绍
-微纳工艺综述和超净环境
-第二章节 微纳工艺综述和超净环境--微纳工艺综述和超净环境
-第一小节 集成电路中的材料
--集成电路中的材料
-第一小节 集成电路中的材料--作业
-第二小节 单晶硅的特性及生长方法
-第二小节 单晶硅的特性及生长方法--作业
-第一小节 薄膜制备技术简介
--薄膜制备技术简介
-第一小节 薄膜制备技术简介--作业
-第二小节 化学气相淀积技术
--化学气相淀积技术
-第二小节 化学气相淀积技术--作业
-第三小节 氧化和原子层淀积技术
-第三小节 氧化和原子层淀积技术--作业
-第四小节 外延技术
--外延技术
-第四小节 外延技术--作业
-第五小节 溅射、蒸发和电镀技术
-第五小节 溅射、蒸发和电镀技术--作业
-第一小节 光刻工艺综述
--光刻工艺综述
-第一小节 光刻工艺综述--作业
-第二小节 光刻工艺详解
--光刻工艺详解
-第二小节 光刻工艺详解--作业
-第三小节 光刻系统及其关键参数
-第三小节 光刻系统及其关键参数--作业
-第四小节 光刻工艺中的常见问题及解决方法
-第四小节 光刻工艺中的常见问题及解决方法--作业
-第五小节 提高光刻精度的办法及其他先进光刻技术
-第五小节 提高光刻精度的办法及其他先进光刻技术--作业
-第一小节 湿法腐蚀和干法刻蚀
-第一小节 湿法腐蚀和干法刻蚀--作业
-第二小节 干法刻蚀中的若干问题
-第二小节 干法刻蚀中的若干问题--作业
-第一小节 扩散工艺综述
--扩散工艺综述
-第一小节 扩散工艺综述--作业
-第二小节 影响扩散的因素
--影响扩散的因素
-第二小节 影响扩散的因素--作业
-第三小节 离子注入工艺介绍
--离子注入工艺介绍
-第三小节 离子注入工艺介绍--作业
-第四小节 影响离子注入的因素
--影响离子注入因素
-第四小节 影响离子注入的因素--作业
-第一小节 浅槽隔离
--浅槽隔离
-第一小节 浅槽隔离--作业
-第二小节 自对准硅化物
--自对准硅化物
-第二小节 自对准硅化物--作业
-第三小节 High-K介质和金属栅
-第三小节 High-K介质和金属栅--作业
-第四小节 大马士革工艺
--大马士革工艺
-第四小节 大马士革工艺--作业
-第一小节 集成电路良率定义
--集成电路良率定义
-第一小节 集成电路良率定义--作业
-第二小节 封装和封装驱动力
--封装和封装驱动力
-第二小节 封装和封装驱动力--作业
-第一小节 典型的CMOS制造工艺流程
-第一小节 典型的CMOS制造工艺流程--作业
-第二小节 CMOS scaling 中的若干问题
-第二小节 CMOS scaling 中的若干问题--作业
-第一小节 MEMS制造工艺
--MEMS制造工艺
-第一小节 MEMS制造工艺--作业
-第二小节 体型微加工技术
--体型微加工技术
-第二小节 体型微加工技术--作业
-第三小节 表面型的微加工技术
-第三小节 表面型的微加工技术--作业
-第四小节 MEMS工艺实例
--MEMS工艺实例
-第四小节 MEMS工艺实例--作业