当前课程知识点：数字电子技术基础 > 第十一周 > 10.6.1 555定时器电路的结构与功能 > Video
前面我们通过门电路和RC
一起构成了单稳态触发器
也构成了多谐振荡器
我们发现它电路的构成多种多样
每一次构成一个新的结构
我们都从头分析了它的工作原理
那么也就是说其实电路的设计
有规律
但是没有定法
这是好事
但是也给我们使用者
和我们学习者带来了一些困难
现在最成熟的
也是世界上使用最广泛的
一款定时电路
是555定时器
555定时器应该算是最早的
一款数模混合芯片
它的设计者Hans
是致力于芯片设计的
一个工程师
是在1972年
在（00：47英文）公司
进行了这款芯片的推出
这个芯片是截止到目前为止
使用最为广泛的芯片
仅在2003年它的产量
还在10亿美左右
那下面我们就来看一下555定时器的
电路内部结构
这是它的一个典型的设计
电路结构如图所示
在电路当中分为几级
首先看最前面是
有两个比较器C1 C2
中间是由G1 G2构成的触发器
这是一个基本的触发器
G3 G4是缓冲器
还有一个TD管
是作为OC输出结构的
一个三极管
在这个电路当中
我们看到两个比较器的输入
决定了触发器的存储的内容
然后触发器的输出
通过缓冲器直接给出
具体来看一下这个电路
怎么工作
这个电路工作的核心
在于前端输入电压
和两个比较电压的一个对比
我们看两个比较器C1 C2
它们分别的比较电压
也就是它的基准电压
接在了三个5K电阻的
这两个部分
这样的连接使得
第一个比较器C1
它的比较电压被接在了
三分之二VCC部分
而C2这个比较器的电压
接在了三分之一VCC
也就是两个比较器
分别会和三分之一
和三分之二VCC相比较
而三分之一 三分之二VCC的来源
源于三个5K电阻的分压
如果前端的输入电压
超过或者是小于
我的基准电压
它就会改变两个比较器的输出
而比较器的输出
又确定了触发器
所存储的内容
举例来讲对于第一个比较器C1
VI1引入的输入电压
和三分之二VCC进行比较
如果你小于三分之二VCC
那我比较器的输出是1
如果你大于三分之二VCC
那我比较器的输出是0
也就是我所关心的点是VI1
是比三分之二VCC大的时候
我的比较器会输出0
否则我输出的都是1
看下边一个比较器
下边一个比较器
它把比较的基准电压点
接在了比较器的负端
那也就是这个时候
比较基准点
三分之一VCC接在了负端
那VI2呢
如果大于三分之一VCC
那我下边这个比较器
输出的就是1
如果我小于三分之一VCC
那我这个比较器的输出就是0
我为什么关心
两个比较器是0的输出
因为我后端的
这个基本的触发器
是藉由与非门来构成
如果藉由与非门来构成的话
你看这个触发器的Q
要是想写1的话
是由VC2得0写的
这个触发器要是想写0的话
是藉由VC1得0写的
也就是两个比较器分别的0
会对我后端触发器
写1写0起作用
那在整个这个过程当中
我就关心我的输入电压
和三分之一VCC
以及三分之二VCC
之间的关系
如果我通过这个电压的比较
界定了触发器Q的输出
到底是0是1的话
也有唯一确定了
我整个电路的输出VO
是0还是1
那我们看一下这个TD管
OC门这个结构
接出来的VOD
VOD是由TD管导通还是截止
来确定它的高低电平
如果Q为1
通过G3一次取反变为0
零使得TD管截止
那么TD管要是截止的话
最后的输出VOD
如果外接上拉电阻电源
是可以输出高电平的
那么反之
如果Q为0
那取反之后这是1
1可以使TD管导通
那你VOD是可以输出低电平的
那也就是说其实
这个OC门的输出VOD
和你最后的这个VO
以及你的Q
从逻辑值上来讲是同向的
那下边我们就把刚才
整个说的这个分析
再具体化一点
我们把它的功能
藉由这张功能表写出来的话
大家会看到
整个优先权最高的
是这个RD反
因为RD反直接接在了
我的输出上
跳过了你前边的
比较的部分
那就是说RD反为0的时候
RD反如果等于0
其实我的输出就是0
无论你前边是什么
所以这是一个异步的清零端
如果你想让前边的比较部分
和触发器工作的话
那RD反首先要为1
RD反为1的情况
我们再来讨论
输入VI1和VI2的电平值
对于后端电路的影响
刚才我们已经分析了
对于这个基本的触发器
它可以写1可以写0
它要写1是通过VC2写1
来得到的
VC2得0时候可以写1
如果VC1为0的时候
它是写0的
那么VC1和VC2
如果同为1呢
对于一个由与非门构成的
基本RS触发器
这个时候它是保持过去
所存的值
是多少就是多少
那由于它是基本的RS触发器
所以它并没有解除
那个约束条件
也就是VC1和VC2不能同时为0
如果同时为0
那这时候Q和Q反
也会同时出现1
因此根据这样的分析
我们就可以知道
如果VI1大于三分之二VCC
使得VC1为0的话
那么VI2这个时候
应该是大于三分之一VCC的
使得VC2是1
那就是说我通过比较器
我要把我的触发器写0
在触发器写0的时候
T1管是导通的
如果VI1小于三分之二VCC
VI1如果小于三分之二VCC
VC1的输出是1
如果VI2是大于三分之一VCC
那么VC2这个时候也是1
两个比较器的输出是1
使得你的触发器保持
或者存储
你刚才所存下来的那个值
没有问题
那再往下如果我想对Q
也就是对我的输出写1的话
我应该怎么办
如果我想写1
我的VC2应该是0
反推出来
其实就是VI2小于
三分之一VCC的时候
VI2小于三分之一VCC的时候
那你上边VI1就应该小于
三分之二VCC
因为VI1小于三分之一VCC
才能确保VC1是1
VC1是1 VC2是0
两者不矛盾
才能使得我的Q是写1的
那Q如果写1
TD管这个时候是截止的
那通过这样我们就知道了
我把VI1和VI2
不同的电压工作区间
对应到了我整个电路的
输出0还是输出1
还是保持过去的值
那么那个约束条件呢
那个约束条件
依然是我们要遵守的
我们不能让我的触发器
又置1又置0
但是如果你出现了这种情况
对于电路来讲
由于它仅仅是把
它的Q引出来了
所以它还是会保持什么呢
保持我的Q是1的这个
被最后传输到VO上
但是这个部分
我们不希望他出现
通过刚才的梳理
我们发现（555）这个器件
它是把前端的
模拟的电压值的
某一些工作范围
是一些具体的值的工作范围
把它转换成了
我们最后输出的逻辑的高低电平
那么在这个555器件当中
大家再看一下
还有一个地方是接出来的
就是我们C1比较器的
这个比较端
C1比较器的这个电压比较端
如果VCO
如果你外边不接其他的电源的话
不接其他的参考电源的话
那它就是一个分压
三分之二VCC
但是它如果把VCO接出来了
就给你提供了一种可能
提供了什么可能呢
你可以通过VCO
引入其他的电源值
引入其他的等效电路
使得你可以控制
你两个比较器的比较点
不一定就是三分之二VCC
或者三分之一VCC
它可以是你等效电路
和VCC叠加之后得到的一个值
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
