数字超大规模集成电路设计

数字超大规模集成电路设计课程：前往报名学习

数字超大规模集成电路设计视频慕课课程简介：

数字超大规模集成电路设计是微电子学科的专业基础课，它讲解集成电路技术实现数字电路和数字系统的原理，如何分析和优化数字芯片的速度、功耗、面积、可靠性，阐述背后的物理机理。通过学习本课，能够掌握数字集成电路的工作原理、设计方法和技术。

前往报名学习

数字超大规模集成电路设计课程列表：

第一章 从数字电路到数字集成电路

-第一节 集成电路技术的意义

--集成电路技术的意义

--什么样的电子电路产品适合采用集成电路的方式实现

-第一节测试 集成电路技术的意义

-第二节 开关和逻辑

--开关和逻辑

-第二节测试 开关和逻辑

-第三节 实现逻辑门

--静态互补CMOS逻辑原理

--静态互补CMOS逻辑门的设计和本节小结

-第三节测试 实现逻辑门

-第四节 工艺与版图

--集成电路工艺

--集成电路版图

-第四节测试 工艺与版图

-第五节 Scaling Down

--Scaling Down

第二章 MOS场效应晶体管（上）——基础

-第一节 MOS管的原理与阈值电压

--MOS管原理

--阈值电压

-第一节测试 MOS管的原理与阈值电压

-第二节 MOS管的电流方程

--MOS管的基本电流方程

--沟道长度调制效应

--速度饱和

--MOS管的手工分析模型

-第二节测试 MOS管的电流方程

-第三节 MOS管的电容

--MOS管的电容

-第三节测试 MOS管的电容

第二章 MOS场效应晶体管（下）——高阶效应

-第四节 再谈阈值电压

--体效应

--短沟效应、DIBL和本节小结

-第四节测试 再谈阈值电压

-第五节 MOS管的漏电流

--亚阈值电流

--栅氧漏电流

--扩散区pn结漏电流

--栅极感应漏端漏电与本节小结

-第五节测试 MOS管的漏电流

-第六节 MOS管的温度特性

--MOS管的温度特性

-第六节测试 MOS管的温度特性

-阈值电压能无限降低吗？

第三章 逻辑门的静态特性

-第一节 反相器的电压传输特性

--电压传输特性

--VTC分析方法

--开关阈值电压与本节小结

-第一节测试 反相器的电压传输特性

-第二节 噪声容限

--单级噪声容限

--电压传输特性的稳定性

--多级噪声容限及本节小结

-第二节测试 噪声容限

-第三节 复杂逻辑门的静态特性

--复杂逻辑门的静态特性

-第三节测试 复杂逻辑门的静态特性

第四章 数字集成电路的速度（上）——逻辑门延时

-第一节 CMOS反相器的延时

--用于延时分析的反相器模型

--反相器的驱动电阻

--反相器的负载电容

--门延时的组成

--反相器延时的设计准则

-第一节测试 CMOS反相器的延时

-第二节 复杂逻辑门的延时

-- 复杂逻辑门的驱动电阻

--大扇入逻辑门的尺寸设计

--考虑内部节点电容的延时模型

--复杂逻辑门延时与输入图形的关系

-第二节测试 复杂逻辑门的延时

-第三节 逻辑门延时模型

--逻辑门延时模型

-第三节测试 逻辑门延时模型

第四章 数字集成电路的速度（下）——速度优化

-第四节 CMOS逻辑门的延时特性

--本征延时

--努力延时

-第四节测试 CMOS逻辑门的延时特性

-第五节 组合逻辑电路的速度优化

--关键路径

--5.2.1 固定级数时的逻辑路径的尺寸优化

--5.2.2 级数可变时逻辑路径的尺寸优化

--5.2.3 逻辑路径尺寸优化方法小结

--电路级优化

--逻辑结构优化

--逻辑努力方法的局限性

-第五节测试 组合逻辑电路的速度优化

-第六节 总结

--本章总结

第五章 数字集成电路的功耗

-第一节 引言——集成电路的功耗问题

--集成电路的功耗问题

-第一节测试 引言——集成电路的功耗问题

-第二节 CMOS逻辑门的动态功耗

--逻辑门电容充电功耗模型

--开关活动性

--虚假翻转

--直流通路引起的功耗和本节小结

-第二节测试 CMOS逻辑门的动态功耗

-第三节 CMOS逻辑门的静态功耗

--CMOS逻辑门的静态功耗分量

--亚阈值漏电流功耗

--堆叠效应

--本节小结

-第三节测试 CMOS逻辑门的静态功耗

-第四节 功耗优化技术

--功耗优化指标

--电源电压优化

--VDD-尺寸的联合优化

--VDD-VT联合优化

-第四节测试 功耗优化技术

第六章 互连线

-第一节 集成电路的互连线

--集成电路中的导线

--互连线的寄生电容

--互连线的寄生电阻

--电感的影响和寄生效应小结

-第一节测试 集成电路的互连线

-第二节 互连线延时模型

--集总电容模型

--分布rc模型

--考虑互连线延时的电路延时

--互连线延时的优化

-第二节测试 互连线延时模型

-第三节 互连线的信号完整性问题

--电容串扰及其影响

--克服电容串扰的方法

--IR Drop

--L（di/dt）

--互连线的信号完整性小结

-第三节测试 互连线的信号完整性问题

-第四节 互连线的Scaling Down

--互连线的Scaling Down

-第四节测试 互连线的Scaling Down

第七章 组合逻辑门的设计（上）——静态逻辑

-第一节 引言

--组合逻辑

-第二节 静态互补CMOS逻辑的特点

--静态互补CMOS逻辑的特点

-第三节 有比逻辑

--伪NMOS逻辑门的静态特性

--伪NMOS逻辑门的传播延时

--伪NMOS逻辑门的功耗与特点

--差分串联电压开关逻辑

-第三节测试 有比逻辑

-第四节 传输管逻辑

--传输管逻辑的工作原理

--传输管逻辑的延时和功耗

--电平恢复技术

-- 低阈值传输管

--CMOS传输门

--传输管逻辑信号的完整性问题

-第四节测试 传输管逻辑

第七章 组合逻辑门的设计（下）——动态逻辑

-第五节 动态逻辑

--动态逻辑

--动态逻辑基本原理

--串联动态门

--动态逻辑的速度

--动态逻辑的功耗和特点

--电荷泄漏

--电荷共享

--电容耦合

-第五节测试 动态逻辑

-第六节 组合逻辑类型的选择

--组合逻辑类型的选择

-第六节测试 组合逻辑类型的选择

第八章 时序逻辑

-第一节 时序逻辑和时序单元

--时序逻辑和时序单元

-第一节测试 时序逻辑和时序单元

-第二节 静态时序单元

--双稳态原理

--锁存器

--主从边沿触发寄存器

-第二节测试 静态时序单元

-第三节 时序参数

--时序参数的定义

--时序参数对同步系统的影响

-第三节测试 时序参数

-第四节 动态时序单元

--动态时序单元

-第四节测试 动态时序单元

-第五节 本章总结

--本章总结

第九章 时钟技术

-第一节 同步时序逻辑的时钟

--同步时序

--时钟系统

-第一节测试 同步时序逻辑的时钟

-第二节 时钟偏差和时钟抖动

-- 时钟偏差

--时钟抖动

--时钟偏差和抖动的来源

--减小时钟偏差和抖动的技术

--时钟技术讨论

-第二节测试 时钟偏差和时钟抖动

-第三节 时钟分布网络

--时钟树

-第三节测试 时钟分布网络

-第四节 时钟技术小结

--时钟技术小结

-第四节测试 时钟技术小结

第十章 数据通路

-第一节 引言——数据通路的特点

--数据通路的特点

-第二节 加法器

--数字电路中的加法运算

--静态互补CMOS全加器

--利用反相特性的优化

--传输管逻辑全加器

--动态逻辑全加器

--进位选择加法器

--超前进位加法器

--树形加法器

-第二节测试 加法器

-第三节 乘法器

--数字电路中的乘法运算

--部分积产生

--部分积累加

--乘法器小结

-第三节测试 乘法器

-第四节 本章小结

--本章小结

数字超大规模集成电路设计开设学校：清华大学

也许你还感兴趣的课程: