ATSIF-6-VXI总线接口技术4-d在线视频

但是我们要把这个概念把你理清楚

一般标志的建立一定是在这个操作结束的时候再去建立

而不应该在操作一开始就是建立这些标准

这个是我们在这个地方深入的去说这个电路时候顺便说一下这个问题

再下面这个就是我们说到的

我们必须要有应答

这个应答说的是这样一个意思

DTACK*这个消息

这个消息它应该怎么去做

就关于这个消息就是应答

这个应答消息我们VME上面它就有一个要求

它就说我们在访问的时候你必须给我一个主动的有效信号

否则我就会认为你这个设备不存在或者我就会认为总线操作错误

好那么也就是说你做这些器件不光是消息器件了你就说任何一个VXI的器件

你都必须保证在你被访问的时候主动的给别人一个这个信号

那我们说比如说CS信号代表你的片选

就是CS让我们来代表片选

当这个CS有效之后

那么我们的DTACK*应该在一段时间之内变低

那么这样一个消息会驱动这一次操作的结束

必须要有这样一个过程

那么这个这样的DTACK一般我们会怎么去实现它

那么大家也知道它肯定是和这个CS是密切相关的

就访问你的时候你再去应答

没有访问你的事你就不要去应答是这个意思嘛

那么下面就说我们一般来说就是通过环回的方式来做

所以我就直接把你这个CS这个信号

我就接上一个驱动器直接就回过去了

它自然会产生一个延时

那么如果我的速度足够快

那么我就会再通过这个东西会产生这样一个延时

在这个延时之内是完全可以完成我自己的这个数据操作的

那就是前提是我足够快

我足够快就没有问题

读和写都正常就完成了

我只需要把这个信号环回过去就行了

但是这个是理想情况

万一你不够快怎么办

大部分情况下你的可能不够快

那就要在延时上面

就在这个地方我们就要加上延时的环节

加了这个延时的环节就应该是我们自己可控的

我自己希望加多长时间的延时就能够加到进去的

这样一种方式

就是把这个别人的访问信号我再给他环回之前

我会加一个延时这个延时我可以明确地知道延长多长时间再给对方

然后这个延长的这个时间是完全可以满足我们的这个要求的

那么下面这个问题就是说怎么来实现这个电路

怎么来实现？这个地方给了一个例子

它是一种比较经典的方式来产生这个延时

这个延时是通过D触发器

多级的的D触发器用时钟作为节拍

把一个输入信号通过加入N个时钟节拍往后面传这种方式来做

那么我们这边有的地方把它叫加钟

加几个时钟简单的要加钟这几个时钟

那么加到这个时钟数怎么去算？那就是说我们有N个D触发器

那么我们加入了这个延时的时间是N-1

就是确保的到N

然后它们乘上它的这个时钟的节拍

再乘上这个T为什么是这样来说？为什么不是就是N

为什么不是N-1的N？我们来看一看这个电路

假定这个只有一级

就只有一个D触发器

后面这个没有这样就好分析了

那我们来看一看当对方的这个CS信号到达的时候

它很可能就刚好在我这个时钟的上升沿之前一点就到达了

这个可能的嘛

那么它一到我这个时钟就把它往后面送了

那么它的延时就几乎为零

就只有这个D触发器的传输延时

是不是这个意思？建立时间加上传输延时几乎为零

这个就说明那我们这一级电路它实际上起到的是0到1个时钟周期

后面跟它不一样

后面因为经过这个时钟同步之后它们都会和这个时钟相关联

因为我们现在这个CS信号跟那个时钟是异步的

它可以在这个时钟上升沿的前或者后的某一个时间到达

它在这个时钟上升沿之前到达

那么它马上就传过去了

它在这个时钟上升沿之后到达

那么它会在下一个时钟沿到达

那么它就会时间就会是一个周期

就会产生这样情况

所以我们在计算你需要这个多长时间延时的时候

你就用N减去1再乘上它

这个才是有保证的

那么我们举个例子如果我们用的是

如果我们在这个地方我们用的是这个

如果我们用的是10M的

那么它就应该是100ns

用12个时钟去驱动

那就100个ns嘛

那么如果我们需要1μS

1μS的延时就是我这个输入只能达到1M

我需要1μS的延时再去回答它

那么在这个时候我们需要加多少个？我听见有同学在讲了

这个是加11个因为你这需要10个嘛

需要10个这么多

然后你要保证他必须要加11个

因为它们是异步的关系

大家注意一下我顺便提一下

这种方法实际上是很多的

因为它是可控的，它是精确可控的

我这个控制这个时间我加了多少东西来给对方一个延时

但基本思想是环回

就是把你的信号你访问我的信号我再回给你就能产生DTACK

这是我们要延时的时间要控制

我们可以通过这个时钟通过D触发器按照时钟节拍往后传这种方式

来控制这个延时时间

这个还有其他方法，还有很多方法可以做

这个地方只是举一个例子来给大家做一个说明

那这个是应答信号