当前课程知识点:EDA技术与应用 > 第四章 VHDL语言概述 > 4.4 实体说明 > 4.4.2 实体说明 教学视频
同学们好
本讲我们来学习 VHDL中的实体声明
在VHDL语言中
每一个设计项目都称为一个“实体”
实体说明就是对当前所设计实体的
输入、输出端口特征的描述
实体说明主要包括实体名称
端口名称
端口信号模式
以及端口信号数据类型等内容
可见,实体说明是对
设计实体外部特征的全方位描述
这直接关系到设计的成功与否
那么
怎样才能写出符合要求的实体说明呢?
下面我们来了解实体说明的语法结构
在VHDL语言中
实体说明的格式如下
ENTITY是VHDL中
专门用于实体说明的关键字
entity_name是当前设计实体的名字
一般来讲
实体名称的选择没有严格的规定
但是要注意
不能与VHDL保留的关键字发生冲突
实体说明以关键字END加实体名结束
前后两处实体名称要完全一致
实体说明中最重要的部分
就是对当前设计实体
所有输入、输出端口的描述
这是由PORT语句来实现的
PORT语句中可以包含
多条格式相同的端口说明语句
具体格式为
端口名称,冒号
端口信号模式
端口数据类型
例如用VHDL语言
设计一个两输入与非门
我们可以这样编写它的实体说明
nand_gate是当前设计实体的名字
PORT语句是端口声明
定义了两个输入端口 A和B
端口模式是in输入
端口数据类型是bit位类型
然后又定义了一个输出端口Y
端口模式是out输出
端口数据类型也是bit位类型
在完成了所有端口的定义后
实体说明结束
需要注意的是
除了最后一条端口说明语句外
其他语句都必须以分号结束
端口模式和端口数据类型相同的多个端口
可以放在同一条语句中进行定义
但是 不同端口的名称必须要用逗号隔开
在实体说明的PORT语句中
要明确规定
当前设计实体中所有端口的信号传输模式
VHDL中的端口信号传输模式有四种形式
分别是 IN,输入端口
OUT,输出端口
INOUT,双向端口
BUFFER,输出并向内部反馈端口
其中
IN和OUT分别为输入模式和输出模式
它们都是单向端口
INOUT是双向端口
既可以输入也可以输出
BUFFER首先是一个输出端口
但是,该输出端口的信号
可以供本电路内部使用
而OUT模式的端口
是不能供电路内部来使用的
另外,每个端口所传输信号的数据类型
也是端口说明语句的重要内容
要在实体说明中明确规定
常用的有bit、bit_vector、
std_logic、std_logic_vector等类型
具体可以参考关于VHDL数据类型的部分
实体说明
是对当前电路的外部特征的完全描述
每个设计实体必须有唯一确定的实体说明
这是VHDL代码中不可缺少的
实体说明的主要功能之一
就是定义设计实体的名称
这可以使我们设计的电路
能够被其他设计所调用
实体说明最重要的作用
就是描述了电路所有的外部端口特征
包括端口名称、端口信号模式
端口信号数据类型等
这是设计一个电路的良好开端
必须强调的是
VHDL的实体说明
不涉及电路的结构和功能描述
一个电路具体有什么样的逻辑结构和功能
取决于实体说明后面的结构体部分
下一节 我们将学习结构体的有关知识
好,本讲到这里就结束了
同学们再见
-1.1 EDA技术概述
--1.1.3 EDA技术概述 单元测验
-2.1 可编程逻辑器件(PLD)概述
--2.1.3 可编程逻辑器件概述 单元测验
-2.2 CPLD的结构和原理
--2.2.3 CPLD的结构和原理 单元测验
-2.3 FPGA的结构和原理
--2.3.3 FPGA的结构和原理 单元测验
-2.4 FPGA和CPLD的选用
--2.4.3 FPGA和CPLD的选用 单元测验
-2.5 FPGA与CPLD的编程和配置
--2.5.3 FPGA与CPLD的编程与配置 单元测验
-3.1 QuartusII概述
--3.1.3 Quartus Ⅱ概述 单元测验
-3.2 新建工程
--3.2.3 新建工程 单元测验
-3.3 设计输入
--3.3.3 设计输入 单元测验
-3.4 设计编译
--3.4.3 设计编译 单元测验
-3.5 仿真验证
--3.5.3 仿真验证 单元测验
-3.6 器件编程
--3.6.4 器件编程 单元测验
-3.7层次化设计
--3.7.3 层次化设计 单元测验
-3.8 宏功能模块的使用
--3.8.3 宏功能模块的使用 单元测验
-4.1 VHDL语言概述
--4.1.3 VHDL语言概述 单元测验
-4.2 VHDL代码的结构
--4.2.3 VHDL代码的结构 单元测验
-4.3 库和库声明
--4.3.3 库和库声明 单元测验
-4.4 实体说明
--4.4.3 实体说明 单元测验
-4.5 结构体
--4.5.3 结构体 单元测验
-4.6 VHDL预定义数据类型
--4.6.3 VHDL预定义数据类型 单元测验
-4.7 常量、变量和信号
--4.7.3 常量、变量和信号 单元测验
-4.8 运算操作符和属性
--4.8.3 运算操作符和属性 单元测验
-4.9 IF语句和WAIT语句
--4.9.3 IF语句和WAIT语句 单元测验
-4.10 CASE语句
--4.10.3 CASE语句 单元测验
-4.11 LOOP循环语句
--4.11.3 LOOP循环语句 单元测验
-4.12 进程
--4.12.3 进程 单元测验
-4.13 条件信号赋值语句
--4.13.3 条件信号赋值语句 单元测验
-4.14 选择信号赋值语句
--4.14.3 选择信号赋值语句 单元测验
-4.15 元件例化语句
--4.15.3 元件例化语句 单元测验
-4.16 VHDL模块化设计
--4.16.3 VHDL模块化设计 单元测验
-5.1 设计方法概述
--5.1.3 设计方法概述 单元测验
-5.2 EDA综合设计案例(1)— 数字钟的设计
--5.2.2 EDA综合设计设计案例1— 数字钟的设计 教学视频
--5.2.3 EDA综合设计案例1 单元测验
-5.3 EDA综合设计案例(2)—16×16点阵控制器设计
--5.3.2 EDA综合设计案例2—16×16点阵控制器设计 教学视频
--5.3.3 EDA综合设计案例2 单元测验