当前课程知识点:EDA技术与应用 > 第五章 设计方法概述 > 5.2 EDA综合设计案例(1)— 数字钟的设计 > 5.2.2 EDA综合设计设计案例1— 数字钟的设计 教学视频
同学们好
上一讲
我们学习了EDA的设计方法和设计流程
接下来我们看两个设计案例
本讲先看第一个案例——数字钟的设计
先看一下数字钟的设计要求
实现时、分、秒的计时
时,可采用12小时计时
也可采用24小时计时
具有启动、停止功能,并可调整时间
用数码管显示时、分、秒
具有整点报时功能
接下来看一下大致的开发步骤
首先在计算机上安装eda软件
再选择合适的大规模可编程器件
可以在一片芯片上实现整个数字系统
我们选择EDA开发板来实现数字钟的设计
下面简要演示一下开发过程
这就是我们实验用的开发板
把开发板正确的与计算机相连
首先根据设计要求划分功能模块
如图所示
分为时、分、秒三个计时模块
一个分时选择模块
和一个七段数码管译码模块
用于数码管的动态扫描
一个报时模块用于整点报时
接下来按照前面学过的VHDL进行模块编程
之后即为利用EDA工具开发的过程
第一步——设计输入
将设计代码输入到计算机中
第二步——设计编译
对设计项目进行检查并完成逻辑综合
按要求选择器件和锁定引脚
最终将设计结果生成器件的下载文件
点击全编译按钮进行项目的编译
好,编译结束,没有错误
第三步——设计仿真
在软件环境下
验证电路的功能和设计要求是否一致
图示为数字中的仿真波形
第四步——编程下载
将下载文件下载到实际芯片中
在实验板上进行功能验证
数字钟正常显示
怎么样是不是有点小激动
如果不能正常显示
请检查前面的设计步骤
查找错误并改正
重复上述过程,直至显示正常
本讲到此结束。同学们再见!
-1.1 EDA技术概述
--1.1.3 EDA技术概述 单元测验
-2.1 可编程逻辑器件(PLD)概述
--2.1.3 可编程逻辑器件概述 单元测验
-2.2 CPLD的结构和原理
--2.2.3 CPLD的结构和原理 单元测验
-2.3 FPGA的结构和原理
--2.3.3 FPGA的结构和原理 单元测验
-2.4 FPGA和CPLD的选用
--2.4.3 FPGA和CPLD的选用 单元测验
-2.5 FPGA与CPLD的编程和配置
--2.5.3 FPGA与CPLD的编程与配置 单元测验
-3.1 QuartusII概述
--3.1.3 Quartus Ⅱ概述 单元测验
-3.2 新建工程
--3.2.3 新建工程 单元测验
-3.3 设计输入
--3.3.3 设计输入 单元测验
-3.4 设计编译
--3.4.3 设计编译 单元测验
-3.5 仿真验证
--3.5.3 仿真验证 单元测验
-3.6 器件编程
--3.6.4 器件编程 单元测验
-3.7层次化设计
--3.7.3 层次化设计 单元测验
-3.8 宏功能模块的使用
--3.8.3 宏功能模块的使用 单元测验
-4.1 VHDL语言概述
--4.1.3 VHDL语言概述 单元测验
-4.2 VHDL代码的结构
--4.2.3 VHDL代码的结构 单元测验
-4.3 库和库声明
--4.3.3 库和库声明 单元测验
-4.4 实体说明
--4.4.3 实体说明 单元测验
-4.5 结构体
--4.5.3 结构体 单元测验
-4.6 VHDL预定义数据类型
--4.6.3 VHDL预定义数据类型 单元测验
-4.7 常量、变量和信号
--4.7.3 常量、变量和信号 单元测验
-4.8 运算操作符和属性
--4.8.3 运算操作符和属性 单元测验
-4.9 IF语句和WAIT语句
--4.9.3 IF语句和WAIT语句 单元测验
-4.10 CASE语句
--4.10.3 CASE语句 单元测验
-4.11 LOOP循环语句
--4.11.3 LOOP循环语句 单元测验
-4.12 进程
--4.12.3 进程 单元测验
-4.13 条件信号赋值语句
--4.13.3 条件信号赋值语句 单元测验
-4.14 选择信号赋值语句
--4.14.3 选择信号赋值语句 单元测验
-4.15 元件例化语句
--4.15.3 元件例化语句 单元测验
-4.16 VHDL模块化设计
--4.16.3 VHDL模块化设计 单元测验
-5.1 设计方法概述
--5.1.3 设计方法概述 单元测验
-5.2 EDA综合设计案例(1)— 数字钟的设计
--5.2.2 EDA综合设计设计案例1— 数字钟的设计 教学视频
--5.2.3 EDA综合设计案例1 单元测验
-5.3 EDA综合设计案例(2)—16×16点阵控制器设计
--5.3.2 EDA综合设计案例2—16×16点阵控制器设计 教学视频
--5.3.3 EDA综合设计案例2 单元测验