当前课程知识点:EDA技术与应用 > 第四章 VHDL语言概述 > 4.12 进程 > 4.12.1 进程 导学
4.12 进程 导学
一、进程的语法格式
[进程标号:] PROCESS (敏感信号列表)
[进程说明部分]
BEGIN
顺序描述语句;
EDN PROCESS [进程标号];
二、进程的特点
1、进程的两种状态:等待状态和执行状态
取决于敏感信号的状态和由WAIT语句引导的条件等。如果在进程内部使用了WAIT语句来控制进程是否启动,就不能有敏感信号列表了。
2、进程的执行方式:并发执行和顺序执行
结构体中有多个进程时,各个进程之间是并发执行的,进程是否启动取决于各进程的敏感信号或WAIT语句。进程内部的语句是顺序执行的,这些语句决定了该进程所具有的的功能。
3、数据的存储和传递:信号和变量
变量只在进程内部生效,通常在进程的说明部分定义变量。如果要在两个以上进程之间传递数据,就必须依靠信号来实现,信号要在结构体说明部分定义。
三、总结
进程是构成VHDL结构体的重要内容,也是使用最频繁的并行语句。结构体中可以包含一个或多个进程,信号可以在多个进程之间传递数据,而变量只能在某一个进程内部定义和使用。进程是否启动完全取决于进程的敏感信号或者WAIT语句,与进程的书写顺序无关,因此进程是并行语句。
-1.1 EDA技术概述
--1.1.3 EDA技术概述 单元测验
-2.1 可编程逻辑器件(PLD)概述
--2.1.3 可编程逻辑器件概述 单元测验
-2.2 CPLD的结构和原理
--2.2.3 CPLD的结构和原理 单元测验
-2.3 FPGA的结构和原理
--2.3.3 FPGA的结构和原理 单元测验
-2.4 FPGA和CPLD的选用
--2.4.3 FPGA和CPLD的选用 单元测验
-2.5 FPGA与CPLD的编程和配置
--2.5.3 FPGA与CPLD的编程与配置 单元测验
-3.1 QuartusII概述
--3.1.3 Quartus Ⅱ概述 单元测验
-3.2 新建工程
--3.2.3 新建工程 单元测验
-3.3 设计输入
--3.3.3 设计输入 单元测验
-3.4 设计编译
--3.4.3 设计编译 单元测验
-3.5 仿真验证
--3.5.3 仿真验证 单元测验
-3.6 器件编程
--3.6.4 器件编程 单元测验
-3.7层次化设计
--3.7.3 层次化设计 单元测验
-3.8 宏功能模块的使用
--3.8.3 宏功能模块的使用 单元测验
-4.1 VHDL语言概述
--4.1.3 VHDL语言概述 单元测验
-4.2 VHDL代码的结构
--4.2.3 VHDL代码的结构 单元测验
-4.3 库和库声明
--4.3.3 库和库声明 单元测验
-4.4 实体说明
--4.4.3 实体说明 单元测验
-4.5 结构体
--4.5.3 结构体 单元测验
-4.6 VHDL预定义数据类型
--4.6.3 VHDL预定义数据类型 单元测验
-4.7 常量、变量和信号
--4.7.3 常量、变量和信号 单元测验
-4.8 运算操作符和属性
--4.8.3 运算操作符和属性 单元测验
-4.9 IF语句和WAIT语句
--4.9.3 IF语句和WAIT语句 单元测验
-4.10 CASE语句
--4.10.3 CASE语句 单元测验
-4.11 LOOP循环语句
--4.11.3 LOOP循环语句 单元测验
-4.12 进程
--4.12.3 进程 单元测验
-4.13 条件信号赋值语句
--4.13.3 条件信号赋值语句 单元测验
-4.14 选择信号赋值语句
--4.14.3 选择信号赋值语句 单元测验
-4.15 元件例化语句
--4.15.3 元件例化语句 单元测验
-4.16 VHDL模块化设计
--4.16.3 VHDL模块化设计 单元测验
-5.1 设计方法概述
--5.1.3 设计方法概述 单元测验
-5.2 EDA综合设计案例(1)— 数字钟的设计
--5.2.2 EDA综合设计设计案例1— 数字钟的设计 教学视频
--5.2.3 EDA综合设计案例1 单元测验
-5.3 EDA综合设计案例(2)—16×16点阵控制器设计
--5.3.2 EDA综合设计案例2—16×16点阵控制器设计 教学视频
--5.3.3 EDA综合设计案例2 单元测验