当前课程知识点:EDA技术与应用 > 第三章 EDA开发平台——QuartusII应用 > 3.2 新建工程 > 3.2.2 新建工程 教学视频
同学们,大家好
上一讲我们对EDA集成开发环境
QuartusⅡ软件做了具体介绍
相信同学们已经对其有了初步的了解
那么从本讲开始
我们就将学习如何利用
QuartusⅡ软件来进行电路的设计与实现
为了便于学习
我们以一个简单的一位全加器为例
来做具体讲解
本次课的主要内容是
学习如何新建一个工程
首先双击打开已安装好的QuartusⅡ软件
来到欢迎界面
在此可以进行一些快捷操作
如新建工程或直接打开已存在的工程
如果不想通过该界面进行操作
则关闭即可
或选中左下角的“不再显示该界面”
则以后每次打开软件时不会再出现该界面
软件主界面在上一讲已经做了简单介绍
这里不再赘述
以后需要时再做详细介绍
下面我们就来具体讲解如何新建工程
首先点击左上角的文件菜单
选择第四个选项——新建工程向导
此时产生一个对话框
该界面对工程向导所实现的具体功能
做了简单介绍
主要包括
一、工程命名和路径保存
二、顶层实体的命名
三、工程文件和库的相关设置
四、目标器件的选择
五、EDA工具的设置
我们点击下一步
出现第一个设置页面
需要我们进行三步操作
第一步,设置工程的工作路径
这里会提示一个默认路径
即软件的安装路径
但是为了方便今后查找
通常会另外设置一个路径来保存工程文件
此处需要强调的是
第一,由于软件对中文的兼容性不是很好
设置路径时最好不要出现中文
也不能有空格
第二,路径可以任意选择
但不能将工程文件直接放在根目录下
我们点击对话框右侧的选项按钮
来进行路径设置
同学们可以根据自身情况进行设定
这里我选择的是D盘下的EDA文件夹
由于将来需要建立的工程会有很多
我们希望每个工程都有自己的文件夹
用来保存该工程下的各文件
所以每新建一个工程都需新建一个文件夹
文件夹名称最好与工程名称一致
这里我们设计一个一位全加器
所以便以“add1”来命名
点击右下角的选择文件夹
路径便设置完成
第二步,工程命名
这里输入刚才设定好的名称“add1”即可
这时我们会发现
当输入工程名后
第三个对话框中的顶层实体的名称也随之确定
这是由于顶层实体的名称
必须与工程名称保持一致
填写完成之后,点击下一步
出现第二个设置页面
为工程添加需要的设计文件
需要强调的是
添加的文件均为已经存在的文件
例如,在之前的工程中
已经设计过一位全加器的电路
此时我们可以直接将其加入到当前工程中
如果需要添加文件
可以点击File name
--文件名 右侧的选项按钮
选择相关文件即可
也可使用User Library--用户库按钮
把用户自定义的库函数加入到工程中使用
添加完成后,点击下一步
出现第三个设置页面
选择使用的目标器件型号
可以通过选择器件所属系列
以及器件的封装、管脚数、速度等级
来快速定位选择所需器件
实验箱中的FPGA芯片型号为
CycloneⅢ EP3C25F324C8
我们选择对应芯片即可
选择完成之后,点击下一步
出现第四个设置页面
选择使用的第三方EDA工具
如果需要第三方的工具
可以通过此页面进行设置
例如Quartus Ⅱ软件的某些版本
去掉了内嵌的仿真工具
所以需要使用Modelsim等
第三方的仿真工具
我们使用的13.0版本功能完整
不需额外添加其他工具
直接点击下一步即可
最后一个页面是对以上几步操作的总结
可以通过此页面检查一下所有的参数设置
若有错误,可单击返回按钮重新设置
若无误
则点击完成结束新建工程的所有操作
同时返回主界面
此时,界面的顶部标题栏会显示
工程名称和存储路径
左侧的工程向导窗口
会显示目标器件的型号
和工程顶层实体的名称
通过单击右键可以进行一系列的修改或设置
以上就是关于新建工程的
所有操作步骤及注意事项
本讲到这里就结束了
下一讲将会介绍如何输入一个设计文件
同学们,再见
-1.1 EDA技术概述
--1.1.3 EDA技术概述 单元测验
-2.1 可编程逻辑器件(PLD)概述
--2.1.3 可编程逻辑器件概述 单元测验
-2.2 CPLD的结构和原理
--2.2.3 CPLD的结构和原理 单元测验
-2.3 FPGA的结构和原理
--2.3.3 FPGA的结构和原理 单元测验
-2.4 FPGA和CPLD的选用
--2.4.3 FPGA和CPLD的选用 单元测验
-2.5 FPGA与CPLD的编程和配置
--2.5.3 FPGA与CPLD的编程与配置 单元测验
-3.1 QuartusII概述
--3.1.3 Quartus Ⅱ概述 单元测验
-3.2 新建工程
--3.2.3 新建工程 单元测验
-3.3 设计输入
--3.3.3 设计输入 单元测验
-3.4 设计编译
--3.4.3 设计编译 单元测验
-3.5 仿真验证
--3.5.3 仿真验证 单元测验
-3.6 器件编程
--3.6.4 器件编程 单元测验
-3.7层次化设计
--3.7.3 层次化设计 单元测验
-3.8 宏功能模块的使用
--3.8.3 宏功能模块的使用 单元测验
-4.1 VHDL语言概述
--4.1.3 VHDL语言概述 单元测验
-4.2 VHDL代码的结构
--4.2.3 VHDL代码的结构 单元测验
-4.3 库和库声明
--4.3.3 库和库声明 单元测验
-4.4 实体说明
--4.4.3 实体说明 单元测验
-4.5 结构体
--4.5.3 结构体 单元测验
-4.6 VHDL预定义数据类型
--4.6.3 VHDL预定义数据类型 单元测验
-4.7 常量、变量和信号
--4.7.3 常量、变量和信号 单元测验
-4.8 运算操作符和属性
--4.8.3 运算操作符和属性 单元测验
-4.9 IF语句和WAIT语句
--4.9.3 IF语句和WAIT语句 单元测验
-4.10 CASE语句
--4.10.3 CASE语句 单元测验
-4.11 LOOP循环语句
--4.11.3 LOOP循环语句 单元测验
-4.12 进程
--4.12.3 进程 单元测验
-4.13 条件信号赋值语句
--4.13.3 条件信号赋值语句 单元测验
-4.14 选择信号赋值语句
--4.14.3 选择信号赋值语句 单元测验
-4.15 元件例化语句
--4.15.3 元件例化语句 单元测验
-4.16 VHDL模块化设计
--4.16.3 VHDL模块化设计 单元测验
-5.1 设计方法概述
--5.1.3 设计方法概述 单元测验
-5.2 EDA综合设计案例(1)— 数字钟的设计
--5.2.2 EDA综合设计设计案例1— 数字钟的设计 教学视频
--5.2.3 EDA综合设计案例1 单元测验
-5.3 EDA综合设计案例(2)—16×16点阵控制器设计
--5.3.2 EDA综合设计案例2—16×16点阵控制器设计 教学视频
--5.3.3 EDA综合设计案例2 单元测验