当前课程知识点:EDA技术与应用 > 第四章 VHDL语言概述 > 4.7 常量、变量和信号 > 4.7.1 常量、变量和信号 导学
一、常量(CONSTANT)
1、作用:使程序更容易阅读和修改。其值一旦确定在程序中不能改变。常量是全局量。
2、定义方法: CONSTANT 常量名:数据类型 := 表达式;
3、常量的可视性:常量可以在程序包、实体说明、结构体、进程和子程序中进行定义。常量的使用范围是与定义常量的位置密切相关的。
二、变量(VERIABLE)
1、作用:变量是一种实现动态数据传递的数据对象。在VHDL语言中,变量是一个局部量,只能在进程和子程序中使用,主要作用是在进程或子程序内部作为临时的数据存储单元。
2、定义方法: VERIABLE 变量名:数据类型 := 初始值;
3、变量的赋值:目标变量名 := 表达式;
三、信号(SIGNAL)
1、作用:实现动态数据传递的数据对象。信号是全局量,既可以在进程和子程序内部的顺序语句中使用,也可以在结构体的多个并行进程之间传递数据。
2、定义方法: SIGNAL 信号名:数据类型 := 初始值;
3、信号的赋值:目标信号名 <= 表达式;
四、总结
常量、变量和信号是VHDL语言中三种数据对象。常量用于传递静态的数据,变量和信号都能够传递动态变化的数据。变量和信号既有联系,又有很多区别,使用时要注意区分。
-1.1 EDA技术概述
--1.1.3 EDA技术概述 单元测验
-2.1 可编程逻辑器件(PLD)概述
--2.1.3 可编程逻辑器件概述 单元测验
-2.2 CPLD的结构和原理
--2.2.3 CPLD的结构和原理 单元测验
-2.3 FPGA的结构和原理
--2.3.3 FPGA的结构和原理 单元测验
-2.4 FPGA和CPLD的选用
--2.4.3 FPGA和CPLD的选用 单元测验
-2.5 FPGA与CPLD的编程和配置
--2.5.3 FPGA与CPLD的编程与配置 单元测验
-3.1 QuartusII概述
--3.1.3 Quartus Ⅱ概述 单元测验
-3.2 新建工程
--3.2.3 新建工程 单元测验
-3.3 设计输入
--3.3.3 设计输入 单元测验
-3.4 设计编译
--3.4.3 设计编译 单元测验
-3.5 仿真验证
--3.5.3 仿真验证 单元测验
-3.6 器件编程
--3.6.4 器件编程 单元测验
-3.7层次化设计
--3.7.3 层次化设计 单元测验
-3.8 宏功能模块的使用
--3.8.3 宏功能模块的使用 单元测验
-4.1 VHDL语言概述
--4.1.3 VHDL语言概述 单元测验
-4.2 VHDL代码的结构
--4.2.3 VHDL代码的结构 单元测验
-4.3 库和库声明
--4.3.3 库和库声明 单元测验
-4.4 实体说明
--4.4.3 实体说明 单元测验
-4.5 结构体
--4.5.3 结构体 单元测验
-4.6 VHDL预定义数据类型
--4.6.3 VHDL预定义数据类型 单元测验
-4.7 常量、变量和信号
--4.7.3 常量、变量和信号 单元测验
-4.8 运算操作符和属性
--4.8.3 运算操作符和属性 单元测验
-4.9 IF语句和WAIT语句
--4.9.3 IF语句和WAIT语句 单元测验
-4.10 CASE语句
--4.10.3 CASE语句 单元测验
-4.11 LOOP循环语句
--4.11.3 LOOP循环语句 单元测验
-4.12 进程
--4.12.3 进程 单元测验
-4.13 条件信号赋值语句
--4.13.3 条件信号赋值语句 单元测验
-4.14 选择信号赋值语句
--4.14.3 选择信号赋值语句 单元测验
-4.15 元件例化语句
--4.15.3 元件例化语句 单元测验
-4.16 VHDL模块化设计
--4.16.3 VHDL模块化设计 单元测验
-5.1 设计方法概述
--5.1.3 设计方法概述 单元测验
-5.2 EDA综合设计案例(1)— 数字钟的设计
--5.2.2 EDA综合设计设计案例1— 数字钟的设计 教学视频
--5.2.3 EDA综合设计案例1 单元测验
-5.3 EDA综合设计案例(2)—16×16点阵控制器设计
--5.3.2 EDA综合设计案例2—16×16点阵控制器设计 教学视频
--5.3.3 EDA综合设计案例2 单元测验