当前课程知识点:EDA技术与应用 > 第三章 EDA开发平台——QuartusII应用 > 3.1 QuartusII概述 > 3.1.2 Quartus Ⅱ概述 教学视频
同学们,大家好
从本讲开始
我们将学习如何利用EDA集成开发环境
来对可编程逻辑器件进行开发
从而实现具有特定功能的数字系统
目前EDA开发工具主要分为两大类
第一类是器件厂商为配合自身产品的开发
而推出的集成开发环境
如Altera公司的QuartusⅡ
Xilinx公司的ISE等
另一类是针对开发过程中
特定功能的EDA工具
如综合工具Synplify
仿真工具Modelsim等
由于集成开发环境功能全面
更有利于初学者熟悉整个开发流程
因此本课程依托的是QuartusⅡ软件
下面我们就对QuartusⅡ软件做具体介绍
QuartusⅡ软件
是由altera公司开发的
一个EDA集成开发环境
由于Altera公司已于2015年
被英特尔公司收购
所以严格意义上讲QuartusⅡ软件
现隶属于英特尔公司
QuartusⅡ作为一个EDA集成开发环境
具有以下优点
第一,提供了完善的用户图形界面设计方式
第二,具有出众的集成化综合支持
第三,为第三方工具提供了无缝接口
当针对特定功能
需要更专业的EDA工具时
可在QuartusⅡ软件内部直接调用
在这里需要强调的是
本课程使用的软件版本为
quartusⅡ13.0
同学们在安装此软件后
还需安装USB-Blaster驱动程序
以方便后续程序的下载
下面我们简单介绍一下软件主界面
软件最上方为标题栏
显示软件版本及打开的工程文件存储路径
由于此时未打开任何文件
故无法显示路径信息
标题栏下方为菜单栏
包含文件、编辑、视图、工程等多个选项卡
菜单栏左下方为工程向导窗口
该窗口会显示新建或打开的工程文件
及选用的可编程器件型号等
工程向导窗口下方为任务窗口
该窗口用来显示编译进程
任务窗口下方为消息窗口
该窗口用来显示编译的结果是否正确
如果出现错误,会提示错误的位置
方便大家修改
界面的右侧灰色部分为多种应用窗口
该窗口主要用来设计原理图和程序
此外,在多种应用窗口的上方
为快捷工具图标栏
它将经常使用的工具汇集在此栏里
以方便大家使用
这就是软件各模块的基本功能
在后续课程中会针对项目文件来具体讲解
那么我们该如何利用QuartusⅡ环境
来设计一个数字电路呢
下面就具体介绍一下该设计流程
第一步,新建工程
并为工程指定一个工作路径
同时指定目标器件
第二步,设计输入
此步骤是绘制电路原理图
或者输入可以描述电路功能的
硬件描述语言文本
第三步,逻辑综合
此步骤是将输入的原理图
或硬件描述语言文本转换成用于实现
电路功能的目标器件中的逻辑单元
第四步,功能仿真
此步骤是验证电路中各个单元
在理想情况下是否符合功能要求
第五步,布局布线
此步骤是在目标器件的某具体位置
实现逻辑单元的布局和引脚的连接工作
第六步,时序仿真
此步骤是在布局布线完成之后
根据信号传输的实际延迟时间
进行逻辑功能测试
以完成电路时序关系分析和性能评估
第七步,器件编程
将编译得到的编程数据文件
下载到目标器件中
使其完成设定功能
从而成为一个专用的集成电路芯片
以上就是使用QuartusⅡ软件
进行数字电路设计的整个流程
这里需要强调的是
在设计输入之后的任何一个步骤出现问题
都需返回设计输入步骤进行检查或重新设计
由此可见
QuartusⅡ集成了
数字系统开发过程中的所有功能
更便于初学者的学习
以上就是
关于QuartusⅡ开发环境的简要介绍
具体的设计过程
将会在下一讲当中详细讲解
同学们,再见
-1.1 EDA技术概述
--1.1.3 EDA技术概述 单元测验
-2.1 可编程逻辑器件(PLD)概述
--2.1.3 可编程逻辑器件概述 单元测验
-2.2 CPLD的结构和原理
--2.2.3 CPLD的结构和原理 单元测验
-2.3 FPGA的结构和原理
--2.3.3 FPGA的结构和原理 单元测验
-2.4 FPGA和CPLD的选用
--2.4.3 FPGA和CPLD的选用 单元测验
-2.5 FPGA与CPLD的编程和配置
--2.5.3 FPGA与CPLD的编程与配置 单元测验
-3.1 QuartusII概述
--3.1.3 Quartus Ⅱ概述 单元测验
-3.2 新建工程
--3.2.3 新建工程 单元测验
-3.3 设计输入
--3.3.3 设计输入 单元测验
-3.4 设计编译
--3.4.3 设计编译 单元测验
-3.5 仿真验证
--3.5.3 仿真验证 单元测验
-3.6 器件编程
--3.6.4 器件编程 单元测验
-3.7层次化设计
--3.7.3 层次化设计 单元测验
-3.8 宏功能模块的使用
--3.8.3 宏功能模块的使用 单元测验
-4.1 VHDL语言概述
--4.1.3 VHDL语言概述 单元测验
-4.2 VHDL代码的结构
--4.2.3 VHDL代码的结构 单元测验
-4.3 库和库声明
--4.3.3 库和库声明 单元测验
-4.4 实体说明
--4.4.3 实体说明 单元测验
-4.5 结构体
--4.5.3 结构体 单元测验
-4.6 VHDL预定义数据类型
--4.6.3 VHDL预定义数据类型 单元测验
-4.7 常量、变量和信号
--4.7.3 常量、变量和信号 单元测验
-4.8 运算操作符和属性
--4.8.3 运算操作符和属性 单元测验
-4.9 IF语句和WAIT语句
--4.9.3 IF语句和WAIT语句 单元测验
-4.10 CASE语句
--4.10.3 CASE语句 单元测验
-4.11 LOOP循环语句
--4.11.3 LOOP循环语句 单元测验
-4.12 进程
--4.12.3 进程 单元测验
-4.13 条件信号赋值语句
--4.13.3 条件信号赋值语句 单元测验
-4.14 选择信号赋值语句
--4.14.3 选择信号赋值语句 单元测验
-4.15 元件例化语句
--4.15.3 元件例化语句 单元测验
-4.16 VHDL模块化设计
--4.16.3 VHDL模块化设计 单元测验
-5.1 设计方法概述
--5.1.3 设计方法概述 单元测验
-5.2 EDA综合设计案例(1)— 数字钟的设计
--5.2.2 EDA综合设计设计案例1— 数字钟的设计 教学视频
--5.2.3 EDA综合设计案例1 单元测验
-5.3 EDA综合设计案例(2)—16×16点阵控制器设计
--5.3.2 EDA综合设计案例2—16×16点阵控制器设计 教学视频
--5.3.3 EDA综合设计案例2 单元测验