当前课程知识点：EDA技术与应用 >  第四章 VHDL语言概述 >  4.2 VHDL代码的结构 >  4.2.2 VHDL代码的结构 教学视频

返回《EDA技术与应用》慕课在线视频课程列表

4.2.2 VHDL代码的结构 教学视频在线视频

下一节:4.2.4 VHDL代码的结构 讨论

返回《EDA技术与应用》慕课在线视频列表

4.2.2 VHDL代码的结构 教学视频课程教案、知识点、字幕

同学们好

本讲我们来学习，VHDl代码的结构

作为一种程序设计语言的初学者

通常先要了解用这种语言编写的代码

是怎样构成的

各部分的功能和规则是怎样的

然后再进一步学习

具体的语法和语句

VHDL作为一种成熟的高级语言

具有很规范的结构体系和语法规则

这一讲

我们先来了解VHDL代码的基本结构

一般来说，一段完整的VHDL代码

是由三个基本单元构成的

即库声明、实体声明和结构体

我们可以通过一个简单的例子来说明

VHDL代码的基本结构

多路选择器是一种典型的组合逻辑电路

以2选1多路选择器为例

a、b是两个数据输入端

s是选择地址输入端，Y是数据输出端

当地址S为低电平0时

输入端a的数据

输出到输出端y

当地址S为高电平1时

输入端b的数据输出到输出端Y

下面，我们来看一下

描述这个电路的完整的VHDL代码

虽然目前我们还无法分析

这段代码中更多的语法问题

但是我们能够通过它

来了解VHDL代码的结构

这段代码由三个基本单元组成

首先是库声明

接下来是实体声明部分

最后是结构体部分

那么

这三个部分在代码中各自起到什么作用呢

库声明列出了当前设计中

需要用到的所有库文件

例如，例如ieee、std、work等

库文件中通常包含一些常用代码的集合

这种将电路设计中常用的代码

存放到库文件中的方式

有利于设计的重用和代码共享

是目前很多高级语言常用的做法

过年中的代码库文件中的代码

通常会以函数（FUNCTION）

过程（PROCEDURE）

或元件（COMPONENT）等标准形式

保存在程序包（PACKAGE）中

用户可以根据需要对其进行编译和使用

在VHDL语言中

我们所设计的每个电路

都称为一个实体

实体说明就是用来描述

该实体所有输入输出端口的构成

和信号属性的

也就是设计电路的外观

另外，实体说明

也给了电路一个专有的名字

这是当前实体

被其他设计所调用的必要条件

实具体说明只描述了

设计实体的外部端口特征

并不涉及电路的具体结构和功能

而结构体则是专门用来描述

电路内部结构、逻辑行为和功能的部分

结构体是由一系列语句来完成电路描述的

这些语句大体上可以分为

顺序语句和并行语句两大类

其中并行语句

是硬件描述语言所特有的

是和逻辑电路的并发性

相适应的一类语句

正是依靠这些语句

VHDL才能够实现

对复杂的数字逻辑电路和系统的描述

VHDl语言是一种体系成熟的

硬件描述语言 具有规范的代码结构

和语法规则

熟悉VHDL代码的基本结构

有助于我们更有效率的设计电路

当然

要写出符合要求的VHDL代码

我们还必须学习

有关的语法知识和各种功能语句

这也是本课程后续学习的重点

好，本讲到这里就结束了

同学们，再见！

EDA技术与应用课程列表：

第一章 EDA技术概述

-1.1 EDA技术概述

--1.1.1 EDA技术概述 导学

--1.1.2 EDA技术概述 教学视频

--1.1.3 EDA技术概述 单元测验

--1.1.4 EDA技术概述 讨论

第二章 可编程逻辑器件概述

-2.1 可编程逻辑器件（PLD）概述

--2.1.1 可编程逻辑器件 导学

--2.1.2 可编程逻辑器件概述 教学视频

--2.1.3 可编程逻辑器件概述 单元测验

--2.1.4 可编程逻辑器件概述 讨论

-2.2 CPLD的结构和原理

--2.2.1 CPLD结构和原理 导学

--2.2.2 CPLD的结构和原理 教学视频

--2.2.3 CPLD的结构和原理 单元测验

--2.2.4 CPLD的结构和原理 讨论

-2.3 FPGA的结构和原理

--2.3.1 FPGA的结构和原理 导学

--2.3.2 FPGA的结构和原理 教学视频

--2.3.3 FPGA的结构和原理 单元测验

--2.3.4 FPGA的结构和原理 讨论

-2.4 FPGA和CPLD的选用

--2.4.1 FPGA和CPLD的选用 导学

--2.4.2 FPGA和CPLD的选用 教学视频

--2.4.3 FPGA和CPLD的选用 单元测验

--2.4.4 FPGA和CPLD的选用 讨论

-2.5 FPGA与CPLD的编程和配置

--2.5.1 FPGA与CPLD的编程与配置 导学

--2.5.2 FPGA与CPLD的编程与配置 教学视频

--2.5.3 FPGA与CPLD的编程与配置 单元测验

--2.5.4 FPGA与CPLD的编程与配置 讨论

第三章 EDA开发平台——QuartusII应用

-3.1 QuartusII概述

--3.1.1 Quartus Ⅱ概述 导学

--3.1.2 Quartus Ⅱ概述 教学视频

--3.1.3 Quartus Ⅱ概述 单元测验

--3.1.4 Quartus Ⅱ概述 讨论

-3.2 新建工程

--3.2.1 新建工程 导学

--3.2.2 新建工程 教学视频

--3.2.3 新建工程 单元测验

-3.3 设计输入

--3.3.1 设计输入 导学

--3.3.2 设计输入 教学视频

--3.3.3 设计输入 单元测验

--3.3.4 设计输入 讨论

-3.4 设计编译

--3.4.1 设计编译 导学

--3.4.2 设计编译 教学视频

--3.4.3 设计编译 单元测验

--3.4.4 设计编译 讨论

-3.5 仿真验证

--3.5.1 仿真验证 导学

--3.5.2 仿真验证 教学视频

--3.5.3 仿真验证 单元测验

--3.5.4 仿真验证 讨论

-3.6 器件编程

--3.6.1 器件编程 导学

--3.6.2 器件编程1 教学视频

--3.6.3 器件编程2 教学视频

--3.6.4 器件编程 单元测验

--3.6.5 器件编程 讨论

-3.7层次化设计

--3.7.1 层次化设计 导学

--3.7.2 层次化设计 教学视频

--3.7.3 层次化设计 单元测验

--3.7.4 层次化设计 讨论

-3.8 宏功能模块的使用

--3.8.1 宏功能模块的使用 导学

--3.8.2 宏功能模块的使用 教学视频

--3.8.3 宏功能模块的使用 单元测验

--3.8.4 宏功能模块的使用 讨论

第四章 VHDL语言概述

-4.1 VHDL语言概述

--4.1.1 VHDL概述 导学

--4.1.2 VHDL语言概述 教学视频

--4.1.3 VHDL语言概述 单元测验

--4.1.4 VHDL概述 讨论

-4.2 VHDL代码的结构

--4.2.1 VHDL代码的结构 导学

--4.2.2 VHDL代码的结构 教学视频

--4.2.3 VHDL代码的结构 单元测验

--4.2.4 VHDL代码的结构 讨论

-4.3 库和库声明

--4.3.1 库和库声明 导学

--4.3.2 库和库声明 教学视频

--4.3.3 库和库声明 单元测验

--4.3.4库和库声明 讨论

-4.4 实体说明

--4.4.1 实体说明 导学

--4.4.2 实体说明 教学视频

--4.4.3 实体说明 单元测验

--4.4.4 实体说明 讨论

-4.5 结构体

--4.5.1 结构体 导学

--4.5.2 结构体 教学视频

--4.5.3 结构体 单元测验

--4.5.3 结构体 讨论

-4.6 VHDL预定义数据类型

--4.6.1 VHDL预定义数据类型 导学

--4.6.2 VHDL预定义数据类型 教学视频

--4.6.3 VHDL预定义数据类型 单元测验

--4.6.4 VHDL预定义数据类型 讨论

-4.7 常量、变量和信号

--4.7.1 常量、变量和信号 导学

--4.7.2 常量、变量和信号 教学视频

--4.7.3 常量、变量和信号 单元测验

--4.7.4 常量、变量和信号 讨论

-4.8 运算操作符和属性

--4.8.1 运算操作符和属性 导学

--4.8.2 运算操作符和属性 教学视频

--4.8.3 运算操作符和属性 单元测验

--4.8.4 运算操作符和属性 讨论

-4.9 IF语句和WAIT语句

--4.9.1 IF语句和WAIT语句 导学

--4.9.2 IF语句和WAIT语句 教学视频

--4.9.3 IF语句和WAIT语句 单元测验

--4.9.4 IF语句和WAIT语句 讨论

-4.10 CASE语句

--4.10.1 CASE语句 导学

--4.10.2 CASE语句 教学视频

--4.10.3 CASE语句 单元测验

--4.10.4 CASE语句 讨论

-4.11 LOOP循环语句

--4.11.1 LOOP循环语句 导学

--4.11.2 LOOP循环语句 教学视频

--4.11.3 LOOP循环语句 单元测验

--4.11.4 LOOP循环语句 讨论

-4.12 进程

--4.12.1 进程 导学

--4.12.2 进程 教学视频

--4.12.3 进程 单元测验

--4.12.4 进程 讨论

-4.13 条件信号赋值语句

--4.13.1 条件信号赋值语句 导学

--4.13.2 条件信号赋值语句 教学视频

--4.13.3 条件信号赋值语句 单元测验

-4.14 选择信号赋值语句

--4.14.1 选择信号赋值语句 导学

--4.14.2 选择信号赋值语句 教学视频

--4.14.3 选择信号赋值语句 单元测验

-4.15 元件例化语句

--4.15.1 元件例化语句 导学

--4.15.2 元件例化语句 教学视频

--4.15.3 元件例化语句 单元测验

--4.15.4 元件例化语句 讨论

-4.16 VHDL模块化设计

--4.16.1 VHDL模块化设计

--4.16.2 VHDL模块化设计 教学视频

--4.16.3 VHDL模块化设计 单元测验

--4.16.4 VHDL模块化设计 讨论

第五章 设计方法概述

-5.1 设计方法概述

--5.1.1 设计方法概述 导学

--5.1.2 设计方法概述 教学视频

--5.1.3 设计方法概述 单元测验

--5.1.4 设计方法概述 讨论

-5.2 EDA综合设计案例(1）— 数字钟的设计

--5.2.1 EDA综合设计案例1 导学

--5.2.2 EDA综合设计设计案例1— 数字钟的设计 教学视频

--5.2.3 EDA综合设计案例1 单元测验

--5.2.4 EDA综合设计案例1 讨论

-5.3 EDA综合设计案例（2）—16×16点阵控制器设计

--5.3.1 EDA综合设计案例2 导学

--5.3.2 EDA综合设计案例2—16×16点阵控制器设计 教学视频

--5.3.3 EDA综合设计案例2 单元测验

--5.3.4 EDA综合设计案例2 讨论

思政教育

-国产EDA技术如何突破？

4.2.2 VHDL代码的结构 教学视频笔记与讨论

也许你还感兴趣的课程:


  1. 消化系统疾病(2021秋)

  2. Introduction to Natural Science(Round 2)

  3. 工程制图（上）(2021秋)

  4. Functional Experiments(Round 2)

  5. Energy-oriented Business Administration(Round 3)

  6. Concise Circuits(Round 2)

  7. Frontier Comprehensive Transportation & Logistics(Round 2)

  8. Rock Mechanics in Petroleum Engineering(Round 2)

  9. 建筑工程概预算(2021秋)

  10. Molecules that Changed the World(Round 2)

  11. EDA技术与应用(2021秋)

  12. 美好生活“油”此而来：油科学概论(2021秋)

  13. 运动防护师教程(2021秋)

  14. 体育舞蹈(2021秋)

  15. 惯性导航原理(2021秋)

  16. 物理化学(2021秋)

  17. 高等数学（下）(2021秋)

  18. 中国概况（上）(2021秋)

  19. 航空母舰(2021秋)

  20. 2017第四届全国虚拟仪器大赛赛前培训(2021秋)
© 柠檬大学-慕课导航 课程版权归原始院校所有，
本网站仅通过互联网进行慕课课程索引，不提供在线课程学习和视频，请同学们点击报名到课程提供网站进行学习。