当前课程知识点：数字逻辑电路 > Chapter8 Generation and Shaping of Pulse Signal > Test8 > Chapter5 Combinational Logic Circuit
Chapter5 Combinational Logic Circuit
本章导读
组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。组合逻辑电路的特点归纳如下：
① 输入、输出之间没有反馈延迟通道；
② 电路中无记忆单元。
常用组合逻辑电路：半加器与全加器、编码器、译码器、数据选择器、数据分配器、数值比较器。
本章要点
5–1 组合逻辑电路的分析方法
5–2 组合逻辑电路的设计方法
5–3 半加器、全加器的工作原理及其应用
5–4 编码器、译码器的工作原理及其应用
5–5 数据选择器、比较器的工作原理及其应用
5–6 组合逻辑电路竞争冒险现象及消除方法
图1 组合逻辑电路分析步骤
图2 组合逻辑电路设计步骤
-1.1 Structure and Methods
-1.2 Introductory
-Chapter1 Introductory Concepts
-Test1
-2.1 Number Systems
-2.2 Codes
-Chapter2 Number systems and Codes
-Test2
-3.1 Logic Gates(1)
-3.2 Logic Gates(2)
-Test3
-4.1 Boolean Algebra
-4.2 Logic Simplification
-Chapter4 Boolean Algebra and Logic Simplification
-Test4
-5.1 Analysis of combination logic circuit
--5-1 Analysis of combination logic circuit
-5.2 Design of combination logic circuit
--5-2 Design of combination logic circuit
-5.3 Half and Full Adders
-5.4 Encoders
-5.5.1 Decoders（1）
-5.5.2 Decoders（2）
-5.5.3 Decoders（3）
-5.5.4 Decoders（4）
-5.6.1 Multiplexers (Data Selectors)（1）
--5-6 Multiplexers (Data Selectors)（1）
-5.6.2 Multiplexers (Data Selectors)（2）
--5-6 Multiplexers (Data Selectors)（2）
-5.7 Comparators
-Chapter5 Combinational Logic Circuit
-Test5
-6.1 Latches
-6.2 Flip-Flops
-6.3 Flip-Flops Applications
-Test6
-7.1 Analysis of Sequential logic circuit-1
--7–1 Analysis of Sequential logic circuit-1
-7.2 Analysis of Sequential logic circuit-2
--7–2 Analysis of Sequential logic circuit-2
-7.3 Design of Sequential logic circuit-1
--7.3 Design of Sequential logic circuit-1
-7.4 Design of Sequential logic circuit-2
--7-4 Design of Sequential logic circuit-2
-7.5 Counters-1
-7.6 Counters-2
-7.7 Registers-1
-7.8 Registers-2
-Chapter7 Sequential Logic Circuit
-Test7
-8.1 555 Timer circuit structure and working principle
--8.1 555 Timer circuit structure and working principle
-8.2 Application circuit of 555 Timer
--8.2 Application circuit of 555 Timer
-Chapter8 Generation and Shaping of Pulse Signal
-Test8
