当前课程知识点：Digital Integrated Circuit Analysis and Design > Designing Arithmetic Building Blocks I > 2. Adder: Full Adder (Definition) > Video
返回《Digital Integrated Circuit Analysis and Design》慕课在线视频课程列表
返回《Digital Integrated Circuit Analysis and Design》慕课在线视频列表
接下来我将介绍加法器的基础知识
先是全加器
然后是电路设计考虑
逻辑设计考虑，最后是总结
在这张胶片里我们可以看到，
这是个加法器，这是全加器的电路图
全加器有3个输入和2个输出
3个输入包括输入A，输入B和进位输入
2个输出包括
进位输出和“和”输出
这是全加器
半加器只有2个输入
没有进位输入
只有输入A和输入B
我们要2个输出，Cout和Sum
可以看到A、B、进位输入、
进位输出和“和”输出
从真值表里
我们可以发现一些规律
当A和B都等于0时
当A和B都等于0时
无论Ci等于1或者0
Co都等于0
换句话说，如果A和B都是0
Co一定等于0
无论Ci等于0或者1.
这叫做进位取消
也就是说Ci被取消了
这里你可以看到
当A和B同时等于1
无论Ci等于0或1
Co总是等于1
这叫做进位产生
在这两种情况之外
可以发现A与B是不同
例如A等于0
B等于1或者A等于1
B等于0，A与B是不同的
此时Ci会被直接传递到进位输出
就像我们在这看到的
如果Ci等于0
Co等于0，Ci等于1，Co等于1
这叫做进位传播
我们有三种不同的情况：进位取消
进位产生和进位传播
在这张胶片里
我们可以看到“和”与进位输出的表达式
“和”可以被表示为
A与B和Ci的异或
等于A(Bbar Ci bar)+(A bar)B(Ci bar)
+(A bar B bar)Ci + ABCi
这是“和”的表达式
同样的Co等于AB+BCi+ACi
这是“和”与进位输出的
基本表达式
根据进位取消、
进位产生和进位传播
我们可以定义3个
新的变量只与A和B有关
而与Ci无关
我们可以定义进位产生信号为G
G表示generate，G=AB
当A与B同时等于1时
G等于1.
这是进位产生
同样的我们有进位取消的定义
D=（Abar Bbar），当A等于0
同时B等于0，则D为真
D等于1.
这叫进位取消
这是进位传播的定义
P等于A异或B，或者P=A+B
当A等于1，B等于1，P等于1
或者当A等于0，B等于1
P等于1.
这叫进位传播
根据这三个新的变量，
我们能把S和Co定义为
这些新变量的函数
例如Co=G+PCi
S=P xor Ci
因为我们知道P等于AxorB
所以我们把这个代入这个式子
我们就得到了这个表达式
S=P xor Ci，
根据Co的表达式
Co=G+PCi
我们可以发现
进位输出可以由
这一级产生
或者由前一级传播
这我来介绍4位逐位进位加法器
这是全加器
FA表示full adder
有3个输入A0、B0和Ci0
还有两个输出Co0和S0
如果我们把4个全加器
逐个接在一起
第一个全加器的进位输出
作为第二个全加器的
进位输入
对其他的全加器
也是一样
我们得到了一个
4位逐位进位加法器
为什么叫做逐位进位？
因为进位从
第一个加法器传输到第二个加法器
然后是第三个加法器最后是第四个加法器
这个4位逐位
进位加法器的
关键路径是什么呢？
我们知道只有在
这个计算结束之后
我们能得到Co0
之后这个全加器开始运算
我们才能得到Co1
这之后第3个加法器
可以开始计算
然后是这个
这实际上是这个4位逐位
进位加法器的关键路径
从这到这
这可以表示成t_adder，
例如
在一个N位加法器中
加法器的传播延时约
等于（N-1）t_carry
加上t_sum
和t_carry的最大值
这表示N-1个t_carry
加上t_sum和t_carry的最大值
对于t_adder
我们可以发现正比于加法器的级数
即加法位数
我们可以发现t_adder
与级数也就是
位数成线性关系
从这个表达式中我们还可以发现
优化t_carry最为重要
因为t_carry要乘以位数
优化t_carry远比优化t_sum重要
因为这一项要乘以N-1
而t_sum
只对t_adder
有很小的影响
这是4位逐位进位加法器的表达式
这个例子是8位逐位进位
加法器A+B，这是最低位
这是最高位，这是A和B
这是Coutput，这是“和”
如果我们要计算
我们先把这两位相加
然后这是Coutput
进位输出
这一位加上这个
我们就能得到输出
这个加上这个
就像行波一样我们就能得到进位输出与“和”
如果假设
t_carry等于1ns
t_adder约等于7倍t_carry
加上1ns，等于8ns
这是个用上面的表达式
来计算逐位进位加法器的
关键路径的例子
我再介绍反相性质
如果我们对全加器的所有输入取反
我们可以得到所有输出取反的结果
这是什么意思？
意思是如果输入是A、B和Ci
然后我们对所有输入取反
这是Abar，Bbar和Cibar
因此全加器的输出
就是之前结果的取反
我们输入Abar Bbar和Cibar
这样我们能获得Coutput bar
这是A、B和Ci
这是S和Coutput
如果我们同时对A、G和Ci取反
最终我们就能得到Coutput bar和Sbar
示意图上的这个小圆圈
表示的是反相器
稍后我们会看到这个性质
可以用来优化反相器链来提高性能
我们知道
加法器是数据通路里的关键单元
我稍后再介绍乘法器
但乘法器实际上是由
加法器组成的
所以加法器是数据通路的关键单元
需要在电路层面和逻辑层面加以优化
我稍后再介绍
-1.Introduction to Digital IC
--Video
-2.Architecture of Digital Processor
--Video
-3.Full Custom Design Methodology
--Video
-4.Semicustom Design Methodology
--Video
-5.Quality Metric of Digital IC
--Video
-6.Summary and Textbook Reference
--Video
-Homework
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.The Diode
--Video
-3.The MOSFET Transistor
--Video
-4.Secondary Effects
--Video
-5.Summary and Textbook Reference
--Video
-Homework
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.Static Behavior
--Video
-Homework
-Key Points Review of Last Lecture
--Video
-1.Dynamic Behavior I
--Video
-2.Dynamic Behavior II
--Video
-3.Power Dissipation
--Video
-4. Summary and Textbook Reference
--Video
-Homework
-1.Introduction
--Video
-2.Static CMOS Design I
--Video
-3.Static CMOS Design II
--Video
-Homework
-Key Points Review of Last Lecture
--Video
-1.Static CMOS Design III
--Video
-2.Static CMOS Design IV
--Video
-3.Dynamic CMOS Design
--Video
-4.Summary
--Video
-Homework
-1.Introduction I
--Video
-2.Introduction II
--Video
-3. Static Latches and Registers I
--Video
-4.Static Latches and Registers II
--Video
-5.Static Latches and Registers III
--Video
-Homework
-1.Key Points Review
--Video
-2.Dynamic Latches and Registers I
--Video
-3.Dynamic Latches and Registers II
--Video
-4.Dynamic Latches and Registers III
--Video
-5.Pulse Register
--Video
-6.Pipelining
--Video
-7.Schmitt Trigger
--Video
-8.Summary and Textbook Reference
--Video
-Homework
-1. Introduction
--Video
-2. Adder: Full Adder (Definition)
--Video
-3. Adder: Circuit Design
--Video
-4. Adder: Logic Design I
--Video
-5. Adder: Logic Design II
--Video
-6. Adder: Summary
--Video
-Homework
-1. Key Points Review
--Video
-2. Multiplier
--Video
-3. Shifter
--Video
-4. Summary and Textbook Reference
--Video
-Homework
-1. Introduction
--Video
-2. Capacitance
--Video
-3. Resistance
--Video
-4. Electrical Wire Models
--Video
-5. Summary and Textbook Reference
--Video
-Homework
-1. Introduction
--Video
-2. Capacitive Parasitics
--Video
-3. Capacitive Parasitics II
--Video
-4. Resistive Parasitics
--Video
-5. Summary and Textbook Reference
--Video
-Homework
-1. Assignment Solving
--Video
-2. The teaching assistants want to say
--Video
-1. Problem 1
--Video
-2. Problem 2
--Video
-3. Problem 3
--Video
-4. Problem 4
--Video
-5. Problem 5
--Video
-6. Problem 6
--Video
-7. Problem 7
--Video
-1. Problem 8
--Video
-2. Problem 9
--Video
-3. Problem 10
--Video
-4. Problem 11
--Video
-5. Problem 12
--Video
-6. Problem 13
--Video
-7. Problem 14
--Video
