当前课程知识点：数字集成电路分析与设计 > The Devices > Key Points Review of Last Lecture > Video
同学们，大家好
欢迎来听这周的课程
这周，我要介绍半导体器件
首先，在讲新内容之前
我要先复习一下上一堂课的要点
在上一堂课中，我介绍了全定制设计的基本概念
还记得吗？
我说过，全定制设计就是“自己动手”
而半定制设计我说过
是在库和EDA工具的帮助下进行设计
我还介绍了他们的差别和应用范围
然后，我还介绍了一些性能指标
VTC, VM, VOH, VOL,
现在我再简单复习一下
首先是固定成本和可变成本
固定成本指的是设计所需的时间和劳动力
还有掩膜成本
固定成本与销量是无关的
跟设计的复杂度与
芯片规范的难度
以及设计者的能力有关
所以，如果你的设计能力很强
你就会得到你老板的青睐，挣更多的钱
可变成本指的是硅生产工艺、
封装和测试的成本
这张胶片显示了三个重要的点
VM,被称作开关阈值
或者门阈值
这个点是非常重要的
特别是在设计反馈电路的时候
例如时序电路
还有两个重要的点，包括VOL
额定输出低电平和
VOH额定输出高电平
门的功能可以用VTC来进行非常完美的表示
我还介绍了VIH和VIL
这两个点是通过
让VTC的斜率为-1来确定的
VIL表示能被识别为低电平的
最大输入电压
VIH也类似，
是能被识别为高电平的
最小输入电压
所以这个和这个区域是工作区，
它们之间是未定义区
或者被叫做非工作区
这张图介绍了噪声容限
低电平噪声容限等于VIL减去VOL
高电平噪声容限等于VOH减去VIH
这是未定义区或者非工作区
这是工作区
这告诉我们抗噪声能力
和噪声容限的关系
噪声容限表示的是
电路容忍噪声的能力
而抗噪声能力描述的是电路在
有噪声存在的情况下
能正确处理信息的能力
这是完全不同的
这是可再生性
指的是有扰动的信号在
经过几级逻辑传输之后
可以逐渐回到额定电平的能力
具有再生性的电路的VTC在过渡段斜率
的绝对值应该大于1
而两侧的工作区斜率
的绝对值应该小于1
这是传输延时
（输入）的50%到（输出）的50%
这是tpHL，（输入）的50%到（输出）的50%
这是tpLH，对吧
tpLH和tpHL的平均值
就是传输延时
我们还有上升时间和下降时间
10%到90%和90%到10%的时间
每次信号翻转（从0到1的翻转），我们可以
可以计算出电源消耗了CL乘以VDD平方的能量
其中，的一半能量被存储在电容中
而另外一半以为热量的形式被散发掉了
最后
我再介绍2个指标
第一个是功率延时积
定义为平均功率乘以传输延时
其实就是每个操作消耗的能量
另外我还介绍了门的终极质量评价指标
这个指标被叫做能量延时积（EDP）
等于能量乘以传输延时
记得我当时用悍马车举的例子
虽然一个电路很快
但如果这个电路的能耗很高
仍旧是不好的，因为
这个电路的终极质量评价指标EDP不好
以上就是对我上一堂课要点的总结
-1
--文档
-1.Introduction to Digital IC
--Video
-2.Architecture of Digital Processor
--Video
-3.Full Custom Design Methodology
--Video
-4.Semicustom Design Methodology
--Video
-5.Quality Metric of Digital IC
--Video
-6.Summary and Textbook Reference
--Video
-7.HW--作业
-7.PPT
--补充材料1
--补充材料2
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.The Diode
--Video
-3.The MOSFET Transistor
--Video
-4.Secondary Effects
--Video
-5.Summary and Textbook Reference
--Video
-6.HW--作业
-6.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.Static Behavior
--Video
-3.HW--作业
-3.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Dynamic Behavior I
--Video
-2.Dynamic Behavior II
--Video
-3.Power Dissipation
--Video
-4. Summary and Textbook Reference
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction
--Video
-2.Static CMOS Design I
--Video
-3.Static CMOS Design II
--Video
-4.HW--作业
-4.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Static CMOS Design III
--Video
-2.Static CMOS Design IV
--Video
-3.Dynamic CMOS Design
--Video
-4.Summary
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction I
--Video
-2.Introduction II
--Video
-3. Static Latches and Registers I
--Video
-4.Static Latches and Registers II
--Video
-5.Static Latches and Registers III
--Video
-6.HW--作业
-6.PPT
--补充材料
-1.Key Points Review
--Video
-2.Dynamic Latches and Registers I
--Video
-3.Dynamic Latches and Registers II
--Video
-4.Dynamic Latches and Registers III
--Video
-5.Pulse Register
--Video
-6.Pipelining
--Video
-7.Schmitt Trigger
--Video
-8.Summary and Textbook Reference
--Video
-9.HW--作业
-9.PPT
--补充材料
-1. Introduction
--Video
-2. Adder: Full Adder (Definition)
--Video
-3. Adder: Circuit Design
--Video
-4. Adder: Logic Design I
--Video
-5. Adder: Logic Design II
--Video
-6. Adder: Summary
--Video
-7.HW--作业
-7.PPT
--补充材料
-1. Key Points Review
--Video
-2. Multiplier
--Video
-3. Shifter
--Video
-4. Summary and Textbook Reference
--Video
-5. HW--作业
-5. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitance
--Video
-3. Resistance
--Video
-4. Electrical Wire Models
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitive Parasitics
--Video
-3. Capacitive Parasitics II
--Video
-4. Resistive Parasitics
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Assignment Solving
--Video
-2. The teaching assistants want to say
--Video
-1. Problem 1
--Video
-2. Problem 2
--Video
-3. Problem 3
--Video
-4. Problem 4
--Video
-5. Problem 5
--Video
-6. Problem 6
--Video
-7. Problem 7
--Video
-1. Problem 8
--Video
-2. Problem 9
--Video
-3. Problem 10
--Video
-4. Problem 11
--Video
-5. Problem 12
--Video
-6. Problem 13
--Video
-7. Problem 14
--Video
