当前课程知识点:数字集成电路分析与设计 >  Exercise II >  4. Problem 11 >  Video

返回《数字集成电路分析与设计》慕课在线视频课程列表

Video在线视频

Video

下一节:Video

返回《数字集成电路分析与设计》慕课在线视频列表

Video课程教案、知识点、字幕

好的

下面我们来解答第十一题

这就是第一题

我们有一个这样的动态电路

这是一个预充电的晶体管

这是求值晶体管

所以这是一个动态逻辑电路

对于这个电路我们有一个预充电晶体管

和一个求值管

也就是P型逻辑动态电路

所以11题让我们考虑一个动态逻辑电路

如图11所示

然后解释M1晶体管的作用

所以这是什么意思呢

它的功能又是什么

是否有别的办法达到同样的效果

但是可以减少时钟的负载电阻呢

这是第一个问题

第二个问题是问

如何重新安排晶体管来加速求值阶段

也就是说

不增加

删除晶体管也不改变尺寸

这就是第二个问题

第三道题是问

可不可以用同样的方法加速求值G的阶段

并解释原因

下面请仔细思考

再回来听我的分析

首先让我们回顾一下动态电路

这是一个非常典型的动态电路

被称为N型逻辑动态电路

并且所有的计算功能都集成在PDN中

这里的Mp晶体管代表求值晶体管

抱歉

是预充电晶体管

而这个Me晶体管中的e

表示的就是求值晶体管

这里我们有许多输入

所以这就是一个N型逻辑动态电路

这里我们有两个阶段

第一个阶段当Me截止时

整个下拉网络都不被导通

此时时钟等于0

而Mp被开启

这被称为预充电阶段

预充电意味着Vout的电容CL

会被充电一直到达到电源电压

这被称为预充电阶段

发生在始终等于0的时候

当时钟等于1的时候

Mp就不再导通

而求值晶体管被开启

此时CL会有条件的通过PDN放电

这取决于In1 In2和In3的值

所以这就是两个阶段

对于输出

当输出的动态门被放电

直到下一次预充电阶段都不会再被充电

这也意味着在求值阶段

当输出电容被放电

比如说从高电位到低电位

它就不会再回到1

直到下一次预充电阶段到来

输入最多只能翻转一次

这是因为后一级PDN的输入

等于前一级动态电路的输出

同时在求值阶段输出会处在高阻态

这是因为如果求值晶体管关断

抱歉

如果PDN在求值阶段

其中的晶体管会开启

然而如果PDN关断

因此CL将会处在高阻态下

对于动态电路的传输门的基本特征是

它的逻辑仅仅由PDN来实现

因此它的面积会很小

更快的开关速度也会得到更好的性能

当然整体的功耗一般比静态CMOS电路要高

属于高功耗结构

它的静态特性包括了输出可以达到全摆幅

同时也是无比逻辑电路

同时 一旦输入信号达到了阈值电压

PDN就开始工作

它的动态特性包括了很快的开关速度

预充电时间是要被考虑的对吧

下面 我将给你们展示一些动态电路的例子

例如

这是一个动态NMOS反相器

这是它的预充电晶体管

这是它的求值晶体管

除了NMOS反相器之外

我的意思是NMOS动态多及电路

我们还有PMOS动态电路

例如这个

对于这个例子

NMOS晶体管

起到了预充电晶体管的作用

我们可以称它为预充电晶体管

而这个管子起到了求值晶体管的作用

而这是NMOS逻辑的另一个例子

所以我们不仅仅有N型逻辑

还有P型逻辑

根据这些背景知识

我们回到问题中

你可以看到

这个晶体管的功能

这个M1

所以这是一个P型逻辑

也就是说所有的计算功能都由PUN

上拉网络来完成 对吧

所以实际上这个结构

是用来完成预充电阶段还是预放电阶段

都无关紧要

当这个被开启

因此内部电荷将会通过这个晶体管放电

所以这就是M1晶体管的功能

所以我们看到M1的功能

实际上是对内部节点到地放电

在预放电阶段

要完成这个过程还有另一个方法

为了实现相同的功能

电路如图所示

实际上我们并不需要使用晶体管M1

但是如果我们用这个晶体管

内部节点会被尽可能最快的预防电

同样对于第二题

我们怎么才能通过重新安排晶体管

来加速对F的求值阶段呢

所以你可以回过头来看这个

你可以看到在这个电路中我们的PDN中

最多有3个晶体管在堆栈中

实际上

我们并不希望晶体管堆叠起来

因为如果堆叠起来

它们的阻抗将很高

换句话说

它们的逻辑努力将会变高

所以我们该怎么优化呢

我们可以重新安排晶体管的位置

最后我们发现

F等于(a逆与b逆或c逆)

与(a逆或b逆)

可以变换为

或((a逆或b逆)再与c逆)

因此我们可以发现

这个管子可以变换到这里

这是预充电晶体管

这是求值晶体管

这里在在求值阶段的PDN里

我们最多只有2个NMOS晶体管堆叠在一起

与之前相反

之前我们有三个晶体管堆叠

因此我们做了这样的变化优化了阻抗

最后一题中

如果我们用同样的办法加速G的求值是否可以

这里我们不能用这样的方法加速G的求值

这是因为表达式中包含了F

因此不能再简化了

所以这就是第11题的解答

数字集成电路分析与设计课程列表:

Hspice

-1

--文档

Introduction and Implementation Strategies for Digital IC

-1.Introduction to Digital IC

--Video

-2.Architecture of Digital Processor

--Video

-3.Full Custom Design Methodology

--Video

-4.Semicustom Design Methodology

--Video

-5.Quality Metric of Digital IC

--Video

-6.Summary and Textbook Reference

--Video

-7.HW--作业

-7.PPT

--补充材料1

--补充材料2

The Devices

-Key Points Review of Last Lecture

--Video

-1.Introduction

--Video

-2.The Diode

--Video

-3.The MOSFET Transistor

--Video

-4.Secondary Effects

--Video

-5.Summary and Textbook Reference

--Video

-6.HW--作业

-6.PPT

--补充材料

The CMOS Inverter I

-Key Points Review of Last Lecture

--Video

-1.Introduction

--Video

-2.Static Behavior

--Video

-3.HW--作业

-3.PPT

--补充材料

The CMOS Inverter II

-Key Points Review of Last Lecture

--Video

-1.Dynamic Behavior I

--Video

-2.Dynamic Behavior II

--Video

-3.Power Dissipation

--Video

-4. Summary and Textbook Reference

--Video

-5.HW--作业

-5.PPT

--补充材料

Combinational Logic Circuits I

-1.Introduction

--Video

-2.Static CMOS Design I

--Video

-3.Static CMOS Design II

--Video

-4.HW--作业

-4.PPT

--补充材料

Combinational Logic Circuits II

-Key Points Review of Last Lecture

--Video

-1.Static CMOS Design III

--Video

-2.Static CMOS Design IV

--Video

-3.Dynamic CMOS Design

--Video

-4.Summary

--Video

-5.HW--作业

-5.PPT

--补充材料

Sequential Logic Circuits I

-1.Introduction I

--Video

-2.Introduction II

--Video

-3. Static Latches and Registers I

--Video

-4.Static Latches and Registers II

--Video

-5.Static Latches and Registers III

--Video

-6.HW--作业

-6.PPT

--补充材料

Sequential Logic Circuits II

-1.Key Points Review

--Video

-2.Dynamic Latches and Registers I

--Video

-3.Dynamic Latches and Registers II

--Video

-4.Dynamic Latches and Registers III

--Video

-5.Pulse Register

--Video

-6.Pipelining

--Video

-7.Schmitt Trigger

--Video

-8.Summary and Textbook Reference

--Video

-9.HW--作业

-9.PPT

--补充材料

Designing Arithmetic Building Blocks I

-1. Introduction

--Video

-2. Adder: Full Adder (Definition)

--Video

-3. Adder: Circuit Design

--Video

-4. Adder: Logic Design I

--Video

-5. Adder: Logic Design II

--Video

-6. Adder: Summary

--Video

-7.HW--作业

-7.PPT

--补充材料

Designing Arithmetic Building Blocks II

-1. Key Points Review

--Video

-2. Multiplier

--Video

-3. Shifter

--Video

-4. Summary and Textbook Reference

--Video

-5. HW--作业

-5. PPT

--补充材料

The Wire

-1. Introduction

--Video

-2. Capacitance

--Video

-3. Resistance

--Video

-4. Electrical Wire Models

--Video

-5. Summary and Textbook Reference

--Video

-6. HW--作业

-6. PPT

--补充材料

Coping with Interconnect

-1. Introduction

--Video

-2. Capacitive Parasitics

--Video

-3. Capacitive Parasitics II

--Video

-4. Resistive Parasitics

--Video

-5. Summary and Textbook Reference

--Video

-6. HW--作业

-6. PPT

--补充材料

Assignment Solving

-1. Assignment Solving

--Video

-2. The teaching assistants want to say

--Video

Exercise I

-1. Problem 1

--Video

-2. Problem 2

--Video

-3. Problem 3

--Video

-4. Problem 4

--Video

-5. Problem 5

--Video

-6. Problem 6

--Video

-7. Problem 7

--Video

Exercise II

-1. Problem 8

--Video

-2. Problem 9

--Video

-3. Problem 10

--Video

-4. Problem 11

--Video

-5. Problem 12

--Video

-6. Problem 13

--Video

-7. Problem 14

--Video

Video笔记与讨论

也许你还感兴趣的课程:

© 柠檬大学-慕课导航 课程版权归原始院校所有,
本网站仅通过互联网进行慕课课程索引,不提供在线课程学习和视频,请同学们点击报名到课程提供网站进行学习。