当前课程知识点:数字集成电路分析与设计 >  Sequential Logic Circuits I >  4.Static Latches and Registers II >  Video

返回《数字集成电路分析与设计》慕课在线视频课程列表

Video在线视频

Video

下一节:Video

返回《数字集成电路分析与设计》慕课在线视频列表

Video课程教案、知识点、字幕

主从边沿触发寄存器

这是个主从边沿触发寄存器]

你们可以看到

这是一个负电平锁存器

这是另一个

正电平锁存器

如果我们把这两个锁存器连起来

你可以看到我们可以构成一个寄存器

边沿触发寄存器

你们可以看到这个的功能

当时钟等于0

D被复制到Qm

当时钟等于1

Qm被复制到Q

D被复制到Q

因此这是边沿触发

而且是上升沿触发寄存器

这叫级联结构的

正边沿触发寄存器

主级锁存器是负电平锁存器

从级锁存器是正电平锁存器

这是用晶体管

实现的主从边沿触发寄存器

你可以看到这是第一级

主级,这是第二级,从级

我们这有一个问题

在这个正电平触发寄存器

或者负电平

触发寄存器中

我们假设从时钟获得C1或者C2的延时是0

如果这成立

我们可以发现

如果时钟从0变化到1

因为C2是时钟信号,C1是时钟信号取反

如果C2从0变化到1

同时C1从1变化到0

那么传输门T3导通

Qm被复制到Q

这是时钟的上升沿

实际上是由正沿触发的

在这张胶片中我们来计算这个边沿

触发寄存器的建立时间 传输延时和保持时间

所以这个寄存器的建立时间

我们可以看到在第一级

输入必须被复制到这个节点

然后是这个和这个节点

在那之后输入才能被正确地建立到Qm

所以建立时间等于3倍

反相器的延时

加上1倍传输门的延时

你可能会问为什么我们

不只考虑把输入传输到

这个节点的时间

这是这个加这个的延时 这足够吗

这并不足够

因为你们可以看到这有个传输门

我们要保证

传输门导通后

传输门的两端电压相等

我们要保证D

通过I1 T1 I3和I2被复制到这个节点

然后D会被成功复制到这里

这是建立时间

在那之后

如果我们让T2传输门导通

那么传输门的

这两个端口的电压相等

如果这是建立时间

那么传输延时呢

如果D被复制到这个节点

如果假设通过

那么与此同时

D会被复制到

传输门T3的输入

当T3导通

D通过T3和I6被复制到Q

所以这是寄存器的延时

保持时间。在时钟上升沿之后

因为这个不导通

所以保持时间实际上等于0

换句话说 输入不需要保持稳定

因为这个关断 这个导通

输入不会影响输出的值

保持时间等于0

这是计算建立时间的一个例子

我们可以看到这是时钟上升沿 这是输入

如果我们改变输入信号相对时钟上升沿的距离

当这个沿和这个沿之间为0.21ns

我们可以发现

Q和Qm可以正确建立

然而如果我们进一步

把输入向时钟的上升沿移动

例如从0.21ns到0.20ns

Q和Qm不能正确建立

所以寄存器的建立时间

等于0.21ns

这是传输延时

这是从时钟

上升沿到输出值变化的时间

大约160ps

这是从时钟

上升沿到输出Q的时间

180ps

这实际上是污染延时

这是最大延时

第二个问题

是否可以移除反相器

I1和I4而不影响功能

在寄存器中

保留这两个反相器是否有好处

你可以看到如果去掉这里的I1

同时去掉这里的I4

我们可以在不影响功能的情况下

获得更小的面积

我的问题是在电路中保留

这两级反相器有什么优点呢

请在课后思考这个问题

要减小静态主从寄存器的时钟负载

我们有几个方法

第一种办法 我们可以用这个取代这个

用DG门来取代传输门

优点是时钟负载

从8降低到了4.

缺点是我们要保

证T1必须必I2驱动能力强

否则输入不能在这里正确建立

结果是要使用相对更复杂的有比逻辑

我们要小心反向导通

因为你知道 当这个导通

Q会反向传播到这里

这使得T2和I4的组合

可以影响I1-I2锁存器的值

这是问题

在这种情况下我们可以使用非理想时钟信号

Clk与clk bar

存在重叠

你可以看到这里和这里

这样在1-1重叠过程中

A由B和D驱动

A的状态是未定义

同样在1-1重叠时

这个晶体管导通

这个晶体管也导通

两个锁存器都是透明的

存在一条从D到Q的通路

这样会出现竞争情况

这个的解决方式是我们可以使用不重叠时钟

例如可以由时钟生成PH1和PH2

我们可以保证

PH1和PH2没有重叠

这是两相不重叠时钟

这个解决方案的

缺点是

当这个关断和这个关断时

触发器处在高阻状态

负载是动态负载

在0-0重叠期间存储是动态的

这是这个的问题

如何产生不重叠时钟

请参阅教材

数字集成电路分析与设计课程列表:

Hspice

-1

--文档

Introduction and Implementation Strategies for Digital IC

-1.Introduction to Digital IC

--Video

-2.Architecture of Digital Processor

--Video

-3.Full Custom Design Methodology

--Video

-4.Semicustom Design Methodology

--Video

-5.Quality Metric of Digital IC

--Video

-6.Summary and Textbook Reference

--Video

-7.HW--作业

-7.PPT

--补充材料1

--补充材料2

The Devices

-Key Points Review of Last Lecture

--Video

-1.Introduction

--Video

-2.The Diode

--Video

-3.The MOSFET Transistor

--Video

-4.Secondary Effects

--Video

-5.Summary and Textbook Reference

--Video

-6.HW--作业

-6.PPT

--补充材料

The CMOS Inverter I

-Key Points Review of Last Lecture

--Video

-1.Introduction

--Video

-2.Static Behavior

--Video

-3.HW--作业

-3.PPT

--补充材料

The CMOS Inverter II

-Key Points Review of Last Lecture

--Video

-1.Dynamic Behavior I

--Video

-2.Dynamic Behavior II

--Video

-3.Power Dissipation

--Video

-4. Summary and Textbook Reference

--Video

-5.HW--作业

-5.PPT

--补充材料

Combinational Logic Circuits I

-1.Introduction

--Video

-2.Static CMOS Design I

--Video

-3.Static CMOS Design II

--Video

-4.HW--作业

-4.PPT

--补充材料

Combinational Logic Circuits II

-Key Points Review of Last Lecture

--Video

-1.Static CMOS Design III

--Video

-2.Static CMOS Design IV

--Video

-3.Dynamic CMOS Design

--Video

-4.Summary

--Video

-5.HW--作业

-5.PPT

--补充材料

Sequential Logic Circuits I

-1.Introduction I

--Video

-2.Introduction II

--Video

-3. Static Latches and Registers I

--Video

-4.Static Latches and Registers II

--Video

-5.Static Latches and Registers III

--Video

-6.HW--作业

-6.PPT

--补充材料

Sequential Logic Circuits II

-1.Key Points Review

--Video

-2.Dynamic Latches and Registers I

--Video

-3.Dynamic Latches and Registers II

--Video

-4.Dynamic Latches and Registers III

--Video

-5.Pulse Register

--Video

-6.Pipelining

--Video

-7.Schmitt Trigger

--Video

-8.Summary and Textbook Reference

--Video

-9.HW--作业

-9.PPT

--补充材料

Designing Arithmetic Building Blocks I

-1. Introduction

--Video

-2. Adder: Full Adder (Definition)

--Video

-3. Adder: Circuit Design

--Video

-4. Adder: Logic Design I

--Video

-5. Adder: Logic Design II

--Video

-6. Adder: Summary

--Video

-7.HW--作业

-7.PPT

--补充材料

Designing Arithmetic Building Blocks II

-1. Key Points Review

--Video

-2. Multiplier

--Video

-3. Shifter

--Video

-4. Summary and Textbook Reference

--Video

-5. HW--作业

-5. PPT

--补充材料

The Wire

-1. Introduction

--Video

-2. Capacitance

--Video

-3. Resistance

--Video

-4. Electrical Wire Models

--Video

-5. Summary and Textbook Reference

--Video

-6. HW--作业

-6. PPT

--补充材料

Coping with Interconnect

-1. Introduction

--Video

-2. Capacitive Parasitics

--Video

-3. Capacitive Parasitics II

--Video

-4. Resistive Parasitics

--Video

-5. Summary and Textbook Reference

--Video

-6. HW--作业

-6. PPT

--补充材料

Assignment Solving

-1. Assignment Solving

--Video

-2. The teaching assistants want to say

--Video

Exercise I

-1. Problem 1

--Video

-2. Problem 2

--Video

-3. Problem 3

--Video

-4. Problem 4

--Video

-5. Problem 5

--Video

-6. Problem 6

--Video

-7. Problem 7

--Video

Exercise II

-1. Problem 8

--Video

-2. Problem 9

--Video

-3. Problem 10

--Video

-4. Problem 11

--Video

-5. Problem 12

--Video

-6. Problem 13

--Video

-7. Problem 14

--Video

Video笔记与讨论

也许你还感兴趣的课程:

© 柠檬大学-慕课导航 课程版权归原始院校所有,
本网站仅通过互联网进行慕课课程索引,不提供在线课程学习和视频,请同学们点击报名到课程提供网站进行学习。