当前课程知识点：数字集成电路分析与设计 > Introduction and Implementation Strategies for Digital IC > 5.Quality Metric of Digital IC > Video
接下来是这堂课的重点
字集成电路的质量指标
指标指的是参数
我们要怎么用这些参数去衡量一个电路好坏呢？
这部分定义了一系列基本属性
针对不同的侧重点来量化电路
和数字电路设计质量
例如性能
功耗、能耗、
成本、
鲁棒性和功能
但什么才是最重要的指标？
这很大程度上取决于
你应用的需求
这张图是阿波罗登月
是吧，你们都知道
这是愤怒的小鸟
手机上的一个热门游戏
在阿波罗登月中
使用的计算资源和
这个（愤怒的小鸟）是一样的
这个人说
“你们的手机的计算能力比1969年
NASA全部计算能力加一起都强大
NASA把人发射上了月球
而我们却朝着小猪发射小鸟
你可以看出技术水平的进步
特别是在微电子领域
在这里我首先要介绍成本
有两种成本
第一种是NRE
NRE指的是一次性工程费用
又称固定成本
另一个是变动成本
NRE包含设计时间和投入、
人力消耗、掩膜生成等的成本
与销售规模无关
销售规模指的是销售产品的数量
这一成本（NRE）与设计复杂度、
芯片指标难度和设计者的
工作效率密切相关
我们还有可变成本
也叫做重复性费用
包括硅制造工艺、封装和测试的等成本
这与实际生产的产品密切相关
与产量成正比
也与芯片面积成正比
这张图上，横轴表示晶体管的特征尺寸
纵轴表示总的开发成本
当特征尺寸降低时
总成本变得非常高
在16mm的工艺节点
一枚芯片的总开发成本将达到一亿五千万到两亿美元
这是个非常大的数字
从这里，你也可以看到会意识到成本的问题
这是一些著名的公司
例如飞思卡尔、NXP（飞利浦的半导体部门）
以及TI（德州仪器）、
英飞凌、LSI和索尼
这些公司都无力承担
建造晶圆厂的成本
因此他们转型成为为纯粹的设计公司（fabless）
他们没有自己的晶圆厂
来生产自己的芯片
你可以看出晶圆厂的
投资在不断提高
例如在16nm时
总投资为120到150亿美元
所以世界上只有少数几个公司
能继续在这一领域竞争
例如英特尔、三星、台积电和格罗方德半导体
所以在电路设计中成本是很重要的
让我们来计算一下成本的主要组成部分
每片IC的成本等于
每片IC的可变成本加上固定成本除以产量
可变成本等于管芯成本
我提到过管芯指的是芯片中间的核这部分
管芯成本加上测试成本和封装成本
比如这里是芯片的封装
再除以最终测试良率
管芯成本取决于晶圆上合格管芯的数量
和正确工作的管芯所占的百分比
正确工作的管芯
所占的百分比被称作管芯良率
每个晶圆上的管芯数量等于晶圆的面积
（π乘以半径的平方）除以管芯的面积
这是晶圆上的总管芯数量
然后还要减去这一项
这代表在晶圆边沿上
舍去的管芯数量，是吧
最后，根据这个方程
我们可以计算出每个晶圆上的管芯数量
管芯良率等于每个晶圆上好的
芯片数量除以每个晶圆上的芯片总数
再乘以这一项
这一项用这个表达式来表示
1加上单位面积的缺陷数乘以管芯面积除以α
然后再开负α次方
单位面积的缺陷数
是材料和工艺所导致缺陷的一个衡量指标
（单位面积的缺陷数）目前取值
一般在0.5到1个缺陷每平方厘米
这严重取决于工艺的成熟程度
至于α
这是一个与生产工艺
复杂度相关的参数
近似正比于掩膜的数量
你们可以看到这是一个晶圆，这是另一个晶圆
1,2,3,4,5,6,7，晶圆上有7个缺陷
因为这个管芯的面积比这个大
这个晶圆上只有一个管芯功能正确
换句话说，在四个管芯中有一个能用
因此良率是1除以4,是25%
而在这个晶圆上
我们有1,2……12，我们有24个管芯
其中1,2,3,4,5,6,共6个管芯有缺陷
换句话说24减6
有18个管芯的功能是正确的
因此良率是18除以24
约为75%
远比这一个的良率大
事实上
管芯成本与管芯面积
成四次方关系
这张图中
我们可以看到随着芯片面积的增加
良率随之降低
成本随之升高
所以这就是为什么如果你要降低管芯成本
你就要减少面积
这是晶圆上管芯的例子
例如晶圆的直径是12英寸
这大约是30厘米
管芯面积是2.5平方厘米
那么根据这个方程
我们能计算出每个晶圆上的管芯数量
等于这个
根据这个公式，芯片数量为252个
这当中有15%的面积没有被用到
如果我们再考虑良率
比如假设缺陷密度为1个每平方厘米
per centimeter square, and alpha equals 3,
α为3
管芯数量是这个
根据表达式可以计算出良率为16%
最后你发现合格的芯片数量仅仅只有40个
只有40个
这就是我们为什么
要非常重视良率和芯片面积
因为这会严重影响成本，芯片成本
接下来我将介绍VTC
VTC指的是电压传输特性
电压传输曲线
或者直流传输特性
是逻辑门的电路功能的最好表现
它将输出电压作为输入电压的函数画出
在VTC中我们有三个重要的点
你们需要记住
第一个点是VM
VM指的是开关阈值电压或者门阈值电压
从图上看，这个点就是
曲线与直线V(y)=V(x)的交点
这就是开关阈值
请不要将它与晶体管的阈值电压搞混了
他们是完全不同的
我们还有另外两个重要的点
第一个是VOL，意为额定低电平
还有VOH，意为额定高电平
“O”指的是输出（output）
当输入为时VM，输出为VM
当输入为VOL时，输出为VOH
当输入为VOH时，输出为VOL
请记住这三个点
这非常重要
我还要介绍另外两个重要的点
VIL和VIH
VIL的定义
是输入电压为低时的
最大电压值
VIH也是类似的
定义为输入电压
为高时的最小电压值
这两个点分别在这和这
是斜率等于-1的点
所以在VOH 与 VIH
VOL 与 VIL之间是工作区
在VIL 与 VIH之间是未定义区
或者过渡区，或者非工作区
VIL-VOL叫做低电平噪声容限
VOH-VIH叫做高电平噪声容限
中间是过渡区
噪声容限表示
是电路能忍受噪声的能力
也就是说噪声容限必须大于噪声
这样噪声容限才能容忍或者压制住噪声
例如，我们可以利用
电压摆幅计算噪声容限
如果我们假设噪声容限等于一半摆幅
它必须大于固定噪声
加上比例噪声
这项是固定噪声，这项是比例噪声
固定噪声的影响是f乘以VNf
f是从噪声源
到信号节点的传输函数
VNf表示噪声的幅度
对于比例噪声源也是类似的
比例噪声正比于信号摆幅VSW
那么我们就能得到电路正常工作的条件
这是噪声容限
噪声容限要大于噪声
所以VSW要大于这一项
2乘以固定噪声
除以1减去2倍比例噪声的差
在大多数情况下，绝对噪声容限是靠不住的
例如如果节点是悬空的
也就是既不连接至VDD
也不连接至GND
那么节点对噪声会非常敏感
即使噪声容限非常大
对噪声也会非常敏感
接下来我将介绍另一个概念
抗噪声能力
抗噪声能力是一个更加重要的指标
还记得我刚才说过噪声容限表现的是
表现的是电路容忍噪声的能力
抗噪声能力指的是电路在有噪声的情况下传输
或者处理信息的能力
抗噪声能力指的是
电路抑制或者消除噪声的能力
这非常重要
我将举个例子
来说明噪声容限和抗噪声能力的区别
在一个宿舍里
例如，清华大学
本科生的宿舍
we have, we normally have 4 students.
我们一般有4个学生
在晚上可能其中的一个学生会打呼
如果有人打呼噜
会很吵
你或许会睡不着
为什么你会睡不着？
因为你的噪声容限很小
这样无法容忍噪声
你应该怎么办呢?
但是如果你抗噪声能力很好这就没有关系
你应该怎么办？
你可以爬起来然后找点东西
例如袜子，然后扔向打呼的那个家伙，是吧？
然后那个家伙可能会翻个身
这样噪声就停止了
所以这样你就能抑制或者消除噪声
你的抗噪声能力非常好
所以一个噪声容限很小
但是抗噪声能力很好的电路
是非常稳定的
接下来，我将介绍另一个重要性质
叫做再生性
再生性的定义是什么呢？
这是一个反相器链，信号从v0 到 v6，6级反相器
假设v0的输入电压受到噪声污染
在这里你们可以看到
v0的信号摆幅远小于电源电压
经过几级的传输
v0传到v1然后传到v2
再经过几级之后
再生性可以保证信号
逐渐变回到某一额定电平
这就是再生性的一个基本应用
那么为什么会有再生性？
看这个图就知道了
在这里我们可以看到反相器的VTC
这是反相器的反函数
因为第一个第一级反向器的输出
是第二级反相器的输入
这是翻转后的VTC
是第一级反相器的反函数
那么如果我们从v0开始
我们发现v0偏离了
原本的额定电平
因此我们得到了第一级反相器的输出v1
随后v1输入第二级反相器
得到v2、v3……
最后v0会回到其中一个额定电平
或者是电源电压或者是0
然而，在这个例子当中
我们看到这个反相器的VTC是这样的
举个例子，这是VTC的反函数
So, if we start from v0, then v1, v2, v3.
所以如果我们从v0开始，然后是v1、v2、v3……
v0将逐渐趋近于开关阈值
而不是电源电压或者地
这就是与之前不同之处
其根本原因是
具有再生性的电路在过渡区
也就是这两点之间的区域
增益的绝对值是大于1的
具有再生性的电路
在过渡区的增益
绝对值应大于1
而两侧的电路工作区增益
绝对值应小于1
那么我来总结一下
再生性：
一个偏离额定电平（VOH或者VOL）的信号
在经过多级的逻辑门之后
可以逐渐变回到额定电平
再生性的条件是具有三个区域，
在中间的是过渡区
过渡区增益的绝对值
应大于1
过渡区两侧区域的增益
绝对值应小于1
这就是为什么这个级联电路具有再生性
然后的定义非常简单
扇入和扇出的定义
扇出指连接在驱动门
输出端的负载门的数量
而扇入指的是用于驱动的门的数量
这张胶片给出了个静态下
反相器的理想VTC
你们可以发现我们有非常大的增益
增益是无限大的
另外输入电阻也是无限大
如果输入电阻无限大
我们就没有电流流过栅极
另外输出电阻
应该尽可能小
例如小到0.
因此
我们可以减少负载电路
对输出电压的影响
我们希望扇出越大越好
而高电平噪声容限
和低电平噪声容限都等于VDD/2
静态的CMOS反相器的VTC
非常接近理想曲线
这里我可以给你们看看NMOS反相器的VTC
这类反相器是在20世纪70年代使用的
你可以发现这里的低电平噪声容限非常小
高电平噪声容限远大于低电平噪声容限
而开关阈值电压并不是处于中间
输出低电平VOL并不等于0
因此存在漏电电流
一个从电源到地的静态电流
接下来，介绍传输延时的定义
传输延时是衡量性能的一个指标
从输入信号变为50%到
输出信号变为50%的时间
这就是传输延时的定义
例如这是tpHL，H指的是高电平
L指的是低电平
这是tpLH
50%输入电平到50%输出电平
传输延时定义为
tpHL和tpLH的平均值
50%到50%
另外我要介绍上升时间和下降时间
翻转时间
从90%到10%，这是下降时间tf
同样，10%到90%，这是上升时间
必须强调一下
传输延时并不止与电路的特性相关
还与输入信号的上升与下降时间相关
我们知道数字系统的性能
一般用每秒的指令数表示
例如MIPS和MOPS
分别代表百万条指令每秒
和百万操作每秒
这取决于处理器架构
和软件的架构
一般处理器的性能都用MIPS和MOPS表示
然而在本课程中
我们关注的是电路而不是处理器结构
因此电路的性能
我们用电路工作的速度表示
可以看到这与电路的
最大时钟频率相关
时钟频率与时钟的周期有关
而这又与从输入到输出所需的计算时间有关
这就是传输延时
我们怎么测量电路的传输延时呢？
例如这是振荡电路
有五级反相器，v0到v5（指信号）
这里我们有输入电压
我们可以看到波形
时钟周期是2Ntp
其中tp是反相器的传输延时
I have to mention that,
我必须指出
2Ntp必须要远大于
上升时间加下降时间
我必须强调一下
传输延时是20ps并不意味着用这样的门
组成的电路可以工作在50GHz的频率
事实上
可达到的时钟频率比通过
环形振荡器计算的频率慢50到100倍
那么我们怎么
定量计算传输延时？
在这张图中我们可以看到
一个一阶RC网络
这是电压源，这是电阻，这是电容
我们可以计算出
通过电阻的电流是Vin-Vout
再除以电阻的阻值
这等于流过电容的电流
等于CdVout/dt
那么通过计算
我们可以计算出Vout=(1-e^(-t/τ))V
τ等于RC
R指电阻值
C指电容的值
利用这个
我们就能计算出当Vout从0到50%电源电压
tp=τln2，这等于0.69RC
这是个非常重要的数字，0.69
请记住这个数字
另外一个是
当Vout从10%电源电压上升至90%电源电压时
上升时间tr=2.2RC
这是另一个重要的数字
请一定记住
接下来是瞬时功耗
和峰值功耗的定义
首先
瞬时功耗等于电源电压乘以电流
峰值功耗指电源电压乘以峰值电流
当讨论冷却或电池等需求时
例如电池的续航时间
我们一般主要考虑平均功耗Paverage
它等于对整个周期内功耗积分
再除以时钟周期
根据功耗的定义
我们可以给出功耗延时积的定义
功耗延时积的缩写是PDP
它等于平均功耗
乘以传输延时
功耗延时积的单位实际上是焦耳
表示每个操作所消耗的能量
除PDP之外
另一个非常重要的指标是能量延时积
这是门电路的终极质量评价指标
等于能量乘以tp
如果我们希望获得更小的传输延时
我们需要付出更多能量
反过来如果我们需要降低能量消耗
我们需要付出性能的代价
所以这就是问题所在，这就是终极质量评价指标
我可以,举个例子来说明
什么叫门电路的终极质量指标
你们听说过著名的悍马车吗？
我们知道悍马是辆大车
速度很快
可以类比于传输延时tp非常小
然而悍马还有一个昵称，叫做“油老虎”
它的功耗非常大
考虑能量延时积，即能量跟时间相乘
因为能耗很高而tp很小
因此我们并不认为Hummer是一辆很好的车
因为这辆车的EDP并不是那么理想
这张胶片给出了
如何计算输出翻转时的能耗
例如我们有输入电压
从逻辑0变为逻辑1
然后电流将通过电阻
给电容充电
所以在输出翻转
Vout从逻辑0变为逻辑1的过程中
电压源的总能耗如这个式子所示
在我们所感兴趣的范围内做积分
我们可以得出
从电源获取的能量为CLVdd2
这就是总能耗
这是储存在电容中的能量计算
等于这个结果，(1/2)CLVdd2
我们可以看出
电源消耗的能量
只有一半储存在了电容中
另外一半去哪了?
我的答案是
在翻转时另一半能量
被以热的形式在电阻上消耗了
所以优化速度性
能一般需要功耗作为代价：速度越快
消耗的能量越高
门从低电平向高电平的翻转消耗的能量是固定的
而且每次门发生翻转时都会消耗这个固定量的能量
P等于α，即开关活动率
乘以频率乘以电容乘以VDD的平方
所以在能耗和性能之间
存在一种基本的折衷关系
-1
--文档
-1.Introduction to Digital IC
--Video
-2.Architecture of Digital Processor
--Video
-3.Full Custom Design Methodology
--Video
-4.Semicustom Design Methodology
--Video
-5.Quality Metric of Digital IC
--Video
-6.Summary and Textbook Reference
--Video
-7.HW--作业
-7.PPT
--补充材料1
--补充材料2
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.The Diode
--Video
-3.The MOSFET Transistor
--Video
-4.Secondary Effects
--Video
-5.Summary and Textbook Reference
--Video
-6.HW--作业
-6.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.Static Behavior
--Video
-3.HW--作业
-3.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Dynamic Behavior I
--Video
-2.Dynamic Behavior II
--Video
-3.Power Dissipation
--Video
-4. Summary and Textbook Reference
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction
--Video
-2.Static CMOS Design I
--Video
-3.Static CMOS Design II
--Video
-4.HW--作业
-4.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Static CMOS Design III
--Video
-2.Static CMOS Design IV
--Video
-3.Dynamic CMOS Design
--Video
-4.Summary
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction I
--Video
-2.Introduction II
--Video
-3. Static Latches and Registers I
--Video
-4.Static Latches and Registers II
--Video
-5.Static Latches and Registers III
--Video
-6.HW--作业
-6.PPT
--补充材料
-1.Key Points Review
--Video
-2.Dynamic Latches and Registers I
--Video
-3.Dynamic Latches and Registers II
--Video
-4.Dynamic Latches and Registers III
--Video
-5.Pulse Register
--Video
-6.Pipelining
--Video
-7.Schmitt Trigger
--Video
-8.Summary and Textbook Reference
--Video
-9.HW--作业
-9.PPT
--补充材料
-1. Introduction
--Video
-2. Adder: Full Adder (Definition)
--Video
-3. Adder: Circuit Design
--Video
-4. Adder: Logic Design I
--Video
-5. Adder: Logic Design II
--Video
-6. Adder: Summary
--Video
-7.HW--作业
-7.PPT
--补充材料
-1. Key Points Review
--Video
-2. Multiplier
--Video
-3. Shifter
--Video
-4. Summary and Textbook Reference
--Video
-5. HW--作业
-5. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitance
--Video
-3. Resistance
--Video
-4. Electrical Wire Models
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitive Parasitics
--Video
-3. Capacitive Parasitics II
--Video
-4. Resistive Parasitics
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Assignment Solving
--Video
-2. The teaching assistants want to say
--Video
-1. Problem 1
--Video
-2. Problem 2
--Video
-3. Problem 3
--Video
-4. Problem 4
--Video
-5. Problem 5
--Video
-6. Problem 6
--Video
-7. Problem 7
--Video
-1. Problem 8
--Video
-2. Problem 9
--Video
-3. Problem 10
--Video
-4. Problem 11
--Video
-5. Problem 12
--Video
-6. Problem 13
--Video
-7. Problem 14
--Video
