当前课程知识点：数字集成电路分析与设计 > The CMOS Inverter I > 1.Introduction > Video
下面，我们开始
这一堂课的主要内容
首先是简介
事实上
上周我给你们看过这张胶片了
当时
我介绍的是数字集成电路的基本组成部分
二极管
MOS晶体管和互连线
你们可以看到这有一个NMOS晶体管
这有一个PMOS晶体管
这两个
晶体管的漏极是相连的
栅极的输入也是相连的
这里的源极接地
这个源极接电源
这个电路的功能是什么
这是NMOS晶体管
这是PMOS晶体管
没错，这是个CMOS反相器
事实上反相器是
所有数字电路设计的核心
只要
你们能彻底理解反相器的
行为和性质
要设计更复杂的结构
例如与非门，或非门
异或门是很简单的
这些
复杂电路的电气特性
几乎可以完全由对
反相器的
results obtained for inverters.
研究结果推导得出
对反相器的分析
可以推广到对诸如与非门
与或门和异或门这些复杂电路
行为的解释上
而这些电路又构成了
更加复杂的模块例如加法器
乘法器和微处理器
这就是为什么
我们从反相器开始
我们来分析最基本的
组成单元“CMOS反相器”
首先从
复杂度和面积方面来看
这代表的是成本,对吧
然后是静态特性（代表电路的完整性和鲁棒性）
还有动态特性
（代表指电路的性能）
以及能量效率
对反相器的分析
是对组合逻辑电路
和时序
逻辑电路分析的基础
在这里我给你们展示的
是反相器的电路图
和版图
你可以看到我们下面
是一个NMOS晶体管
上面
是PMOS晶体管
在版图上
我们可以看到这里的NMOS晶体管
和这里的PMOS晶体管
这是NMOS晶体管的源极
这是NMOS晶体管的漏极
这是PMOS晶体管的源极
和PMOS晶体管的漏极
我们来分析这个电路的功能
你可以看出当输入
高电平时
PMOS晶体管关断
NMOS晶体管导通
那么
输出电压为零
反过来说
如果输入为零
那么NMOS晶体管关断
PMOS晶体管导通
输出电压等于VDD
还有一个性质是
当这个晶体管关断时这个晶体管导通
这个晶体管导通时这个晶体管关断
他们是互斥的
这张图里你们可以看到
PMOS晶体管在NMOS晶体管之上
这是一些复杂电路的例子
比如这是个两输入NAND门
这意味着有两个输入端的与非门
A与B;A与B，这是个两输入与非门
这个电路是两输入或非门
这个电路功能
比较复杂
输出等于D+A（B+C）
对于所有
这些复杂的逻辑门
我们都发现
PMOS晶体管
在NMOS晶体管上面
那么为什么
PMOS总在NMOS上面呢
为什么是这样的
PMOS晶体管
和NMOS晶体管的功能是不同的
还记得我以前提到过
晶体管
不论是PMOS还是NMOS
全都仅仅是开关而已
我来告诉你么答案
这张图里的PUN指上拉网络
这是PMOS晶体管
如果我们把PMOS作为上拉网络
这是源极
这是漏极
当输入等于0时
这一端的电势高于这一端的电势
所以输出电压会被上拉到
VDD，也就是电源电压
但是如果我们用NMOS晶体管
来给电容充电
如果输入为VDD
你会发现
输出只能达到VDD减VTn
这是因为
当电压
达到VDD减VTn时
那么看这里的电压
这是栅极
这是源极,VGS不再比VT更大
这样晶体管就截止了
那么我们可以看到
PMOS晶体管可以产生强1
而NMOS晶体管只能产生弱1
对于下拉网络也是一样的
你可以在这里看到
如果
你用NMOS晶体管来拉低输出电压
那么输出电压
可以被拉低到地
这样没有任何问题
然而
如果你使用PMOS晶体管
那么输出电压
只能达到VTP的绝对值
这也是因为VGS (太小了），对吧
晶体管会截止
因为
所以我们用PMOS来传输1
产生强1
用NMOS来传输0
所以一般地我们使用这样的
上拉网络和下拉网络
记住我们这里说的
NMOS晶体管
用来下拉
PMOS晶体管用来上拉
这是我们级联
两个反相器的方法
这个反相器
被用来驱动这个反相器
这是第一级反相器的版图
这是第二级反相器的版图
这是第一级的输出
这是第二季的输入
这两端用金属连接
接下来我们介绍
用于静态分析的开关模型
例如这是一个反相器
如果输入
等于电源电压
那么PMOS晶体管关断
从静态的观点
我指的是在足够长时间之后
所有的
都达到稳定状态
所以在这种情况下NMOS
晶体管相当于
一个在输出节点
和地之间的电阻
这只相当于
一个电阻
对于输入等于零时的
PMOS晶体管也是一样的
这个晶体管关断
那么PMOS晶体管
相当于一个VDD
与VOUT之间的电阻
然而，从动态的观点来看
这是用于
动态行为分析的开关模型
从高到低的翻转
如果输入产生
然后，因为从高到低
那么这个晶体管关断
不再导通
这里有一个电容
这个电容位于输出节点与地之间
我们在这个节点和
这个节点之间也有电阻
所以这就是用于
动态分析的
PMOS晶体管开关模型
对于这里的NMOS晶体管也是一样的
如果输入产生从0到1的翻转
那么这个晶体管关断
这个表现为一个电阻
这里的电容
这里的电容合并成一个
在输出节点和
地之间的电容
接下来
我将介绍CMO
S反相器的5个重要的性质
首先是高低输出电平分别是VDD和GND
所以反相器
有很大的噪声容限
这是什么意思呢
你可以看到如果输入是低电平
例如0，输出是高
等于电源电压
如果输出是高，例如2.5V
那么这个晶体管关断
输出等于0
所以高低输出电平
分别是VDD和GND
这与这个电路不同
这是个伪NMOS反相器
PMOS晶体管的输入被接地
相当于
当输入是低电平时
输出等于电源电压，这没有问题
然而当输入是高电平时
输出电压不再为0
输出电压
取决于
PMOS和NMOS的
电阻分压比
因为输出最小电压大于0
因此低电平噪声容限小
输出电压
摆幅
也不等于电源电压
第一个性质非常重要
So the high and low
高低输出电平
分别等于电源电压和地
第二个性质是无比逻辑
与无比逻辑相反的是
有比逻辑
对无比逻辑的定义是
逻辑电平
与器件的相对尺寸无关
所以晶体管
可以被设计成最小尺寸
采用最小尺寸晶体管，
可以减小芯片面积
而且
我们还需要确保
从一个状态向另一个状态的转移
the other does not depend
与晶体管间的
相对器件尺寸无关
这是什么意思呢
例如
这是个看起来很复杂的电路
这个电路的电压
摆幅等于
电源电压
假设这个电路的
初值是S等于0
R等于1，Clk等于1
非Q等于0，Q等于1
如果我们
在R端施加阶跃电压输入
那么由M7与M8组成的下拉网络导通
下拉网络试图
拉低Q的电压
然而与此同时
你能发现，由于Q ̅等于0
因此M4晶体管也是导通的
所以晶体管M4试图拉高电平
也就是试图将Q的电压拉高
所以下拉网络与
上拉网络将会彼此竞争
所以我们要保证由M7与
M8组成的下拉网络要比M4更强
“更强”意味着
下拉网络要产生
比M4晶体管更大的电流
如果这个电流大于这个
那么Q的电压
将会降低
那么晶体管
M4 may be turned on, right?
M4将会导通
如果这个晶体管导通
那么Q ̅的电压
将会增加以关断M4
通过这种方式
我们就能实现从一种状态
向另一种状态的转变
所以在这种情况下我们可以发现
即使电压摆幅等于电源电压
这电路也不是无比逻辑
而是有比逻辑
因为我们需要
仔细设计M7
M8与M4的尺寸比例
同样也要设计M5
M6与M2的比例
以此确保
电路能够被正确触发
这就是无比逻辑的定义
事实上
这个电路
叫做有比钟控R-S触发器
我后面的课程
会介绍这个电路
第三个性质是
is low output resistance.
低输出电阻
在稳态，永远存在一条
介于输出端
与电源或地之间的通路
阻值是有限值
这使得电路
对噪声不敏感
这是什么意思呢
在这个电路中
无论输入是高或者低
输出永远与
电源电压或地相连
这个电路不一样
你可以发现
在这个例子中，当时钟信号为1
那么时钟信号取反是0
晶体管M3
与M4被关断
也就是说X是浮动的
对噪声非常敏感
为什么？我来举个例子
假如有一天
你乘坐公共汽车
汽车正在开
如果
突然发生了什么事
公交车突然停了下来
如果你没有抓住扶手
或者护栏，你就会摔倒
因为惯性
如果你抓住了什么东西
例如扶手
你就不会摔倒
因为你跟其他东西连到了一起
对电路来说也是一样的
如果你和电源或者地相连
这些是不会变动的
这就对噪声不敏感
这是第三种性质
第四种性质是
一般阻值
在kΩ数量级（第三个性质）
第四条性质
是高输入阻抗
如果
输入电阻很大
例如这个逻辑门
如果
这里的电阻很大
我们没有流过这个逻辑门的电流
这样的话
稳态下就不会有输入电流
那么理论上
可以驱动无穷多个门
而功能还是正确的
稍后我会解释为什么
这只是“理论上”正确的
我来给你们看个例子
这是个3晶体管DRAM单元
三个晶体管是M1，M2和M3
如果你们想向
这个DRAM里写数据
你可以使这个晶体管导通，使这个晶体管关断
那么数据就可以通过BL1传输到X
“BL”是bit line的意思
1指的是M1
数据存在这里
所以
如果你希望把数据存在这里
我们需要保证
存在这里的电荷不会泄露
这是因为
M2的阻值非常大
所以我们能在这存电荷
如果你需要读出这里的数据
我们需要这么关断这个晶体管
且使这个晶体管导通
在那之前
我们可以把BL预充电到高电压
这样BL2的值就由X的值决定
例如
如果这是高电平
那么BL2将会放电
这是因为
X是高电平
M3与M2导通
那么BL2会放电
否则BL2的值
将保持不变
这就是
三管DRAM单元的基本功能
对于写入操作
this one equals one and this
WWL等于1，这个等于1
这个等于0。对于读出操作
这个等于0，这个等于1
这里最重要的一点是
我们之所以
能在这存储电荷
是因为
晶体管M2栅极的
电阻足够高
最后一点性质是
如果我们忽略漏电电流
我指的是亚阈值漏电
那么CMOS反相器
不消耗任何静态功耗
在稳态下
不存在从电源到地的直流通路
我还记得我提到过
这个晶体管和这个晶体管是互斥的
这意味着这个打开则这个关断
这个关断则这个打开
So, in steady-state, there's no
所以在稳态情况下
不存在
从电源到地的直流通路
这与这个电路不同
你可以发现，当这里是低电平时
Vin是低电平
这样电源和地之间没有通路
这没问题
然而如果输入为1
那就有问题了，是吧
当这里等于1
我们有电流从电源流向地
当输入电压等于1时
会形成一条从电源电压到地的直流通路
这会产生严重的静态功耗
这是个大问题
为什么我们不再用纯NMOS逻辑了
因为功耗
我给你们看这张图
在1971年
Intel发布了4004
在那个年代所有的处理器都用NMOS逻辑实现
然而人们发现
功耗是巨大的
功耗急剧增长
已经到了不容忽视的程度
所以这个时候
出现了更先进的处理器
Intel 386
你可以发现这里的功耗大幅降低
That is because the CMOS
这是因为
用CMOS工艺取代了NMOS工艺
NMOS逻辑的功耗很高
这使得人们
更倾向于采用CMOS工艺
我之前展示过这张胶片
当VGS低于阈值电压时
我们仍然有电流
而且
电流与VGS成指数关系
这是个大问题，叫做漏电问题
你可以看到
由于漏电功率密度
达到了电炉的水平
在这里达到了核反应堆的水平
这是火箭喷口
这是太阳表面，所以这是个大问题
能量密度变得太高
junctions at low temperatures.
难以把结保持在较低的温度
这是个大问题
我来给你们看
为什么这在我们的具体设计中
是一个严重的问题
这是个胶囊胃窥镜，这个的体积很小
这是用于
医疗用途的
可以用来取代胃镜
你知道什么是胃镜吧
你去医院用过吗？
这用起来很不舒服
胶囊被设计得非常小，跟这个一样
尺寸是1.1cm x 2.6cm
这是一分钱
和美元的五分镍币差不多大
这是小拇指
所以这个胶囊大概这么大
非常小
这是处理芯片的管芯显微照片
实际上非常小
这个东西是这么用的
你可以直接吞下这个胶囊
然后胶囊会通过咽喉
进入胃然后是小肠，大肠
然后被排出体外
据我们所知
一般需要8到48小时
来将这个物体排出体外
我们需要保证胶囊正常工作
胶囊必须有足够的电
低功耗设计非常重要
然而由于漏电
我们面临着一个严峻的挑战
我们已经完成了这个项目
我们的新项目是这样的
我们希望
把尺寸缩小100倍
然后我们可以把它放进血管
这是人的动脉
我们希望移动它在血管内拍照
例如在动脉里拍照
你知道在血液里
由于血液在流动
阻力很大
我们需要用
更先进的工艺技术来缩小尺寸
所以漏电电流变得越来越严重
因为工艺尺寸在不断缩小
我们还需要更多能量来驱动胶囊的移动
这是我们面临的一个巨大的问题
接下来我将介绍CMOS反相器的VTC
我们怎么得到VTC
事实上
我们之前就见过这条曲线
我们知道
NMOS晶体管的IV曲线
是这样的
这是在
第一象限的NMOS IV曲线
PMOS的IV曲线
在第三象限
那么我们把PMOS的IV曲线
从第三象限
移到第一象限
把它和NMOS晶体管的IV曲线比较
在这里有VGSp = Vin-VDD和
IDp=-IDn和VDSp=Vout-VDD
这是PMOS晶体管的IV曲线
我们把它
以x轴为轴对称翻转
再水平移动VDD
现在我们就能把曲线
从第三象限
移到第一象限了
你们可以看到
红色曲线代表NMOS晶体管的IV曲线
蓝色曲线代表
PMOS晶体管的IV曲线
为了有
正确的直流工作点
流过NMOS和
PMOS的电流
应该相同
从图上看
直流工作点
只能位于蓝色曲线和
红色曲线的交点，像这些一样
而且你能发现
这些点都分布在
曲线的低电平端或者高电平端。
所以呈现出
very narrow transition region.
很窄的过渡区。
根据这些直流工作点
我们能像这样
画出静态CMOS反相器的VTC
把所有直流工作点连起来。
X轴表示输入电压Vin，Y轴表示输出电压 Vout
这是VM，开关阈值或门阈值
这是VL，这是VH
这是VM，VIL和VIH
在这里NMOS是截止区，这里是饱和区，饱和区
这里是可变电阻区，可变电阻区
对PMOS晶体管来说也是类似的
以上就是对CMOS反相器的简介
在结束这一节之前
我现在给出这一节课的第一道思考题
问题是这样的
我说过PMOS晶体管总是被安排在NMOS晶体管上方
如果我们交换NMOS晶体管
和PMOS晶体管的位置
把PMOS晶体管放在NMOS晶体管下面
电路的功能是怎么样的呢
输入的信号会被反相吗
这是个反相器吗
如果输入是高电平，输出的值是什么呢
你可以从
门的静态特性开始分析
如果你明白了这个电路的功能
你能想出这个电路的优点吗
这个门有什么好处
这个门是有用还是没用
这道题实际上
这是清华大学研究生面试中
经常问到的一个问题
-1
--文档
-1.Introduction to Digital IC
--Video
-2.Architecture of Digital Processor
--Video
-3.Full Custom Design Methodology
--Video
-4.Semicustom Design Methodology
--Video
-5.Quality Metric of Digital IC
--Video
-6.Summary and Textbook Reference
--Video
-7.HW--作业
-7.PPT
--补充材料1
--补充材料2
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.The Diode
--Video
-3.The MOSFET Transistor
--Video
-4.Secondary Effects
--Video
-5.Summary and Textbook Reference
--Video
-6.HW--作业
-6.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.Static Behavior
--Video
-3.HW--作业
-3.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Dynamic Behavior I
--Video
-2.Dynamic Behavior II
--Video
-3.Power Dissipation
--Video
-4. Summary and Textbook Reference
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction
--Video
-2.Static CMOS Design I
--Video
-3.Static CMOS Design II
--Video
-4.HW--作业
-4.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Static CMOS Design III
--Video
-2.Static CMOS Design IV
--Video
-3.Dynamic CMOS Design
--Video
-4.Summary
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction I
--Video
-2.Introduction II
--Video
-3. Static Latches and Registers I
--Video
-4.Static Latches and Registers II
--Video
-5.Static Latches and Registers III
--Video
-6.HW--作业
-6.PPT
--补充材料
-1.Key Points Review
--Video
-2.Dynamic Latches and Registers I
--Video
-3.Dynamic Latches and Registers II
--Video
-4.Dynamic Latches and Registers III
--Video
-5.Pulse Register
--Video
-6.Pipelining
--Video
-7.Schmitt Trigger
--Video
-8.Summary and Textbook Reference
--Video
-9.HW--作业
-9.PPT
--补充材料
-1. Introduction
--Video
-2. Adder: Full Adder (Definition)
--Video
-3. Adder: Circuit Design
--Video
-4. Adder: Logic Design I
--Video
-5. Adder: Logic Design II
--Video
-6. Adder: Summary
--Video
-7.HW--作业
-7.PPT
--补充材料
-1. Key Points Review
--Video
-2. Multiplier
--Video
-3. Shifter
--Video
-4. Summary and Textbook Reference
--Video
-5. HW--作业
-5. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitance
--Video
-3. Resistance
--Video
-4. Electrical Wire Models
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitive Parasitics
--Video
-3. Capacitive Parasitics II
--Video
-4. Resistive Parasitics
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Assignment Solving
--Video
-2. The teaching assistants want to say
--Video
-1. Problem 1
--Video
-2. Problem 2
--Video
-3. Problem 3
--Video
-4. Problem 4
--Video
-5. Problem 5
--Video
-6. Problem 6
--Video
-7. Problem 7
--Video
-1. Problem 8
--Video
-2. Problem 9
--Video
-3. Problem 10
--Video
-4. Problem 11
--Video
-5. Problem 12
--Video
-6. Problem 13
--Video
-7. Problem 14
--Video
