当前课程知识点：数字集成电路分析与设计 > Sequential Logic Circuits I > 5.Static Latches and Registers III > Video
接下来我将介绍低电压静态锁存器
如果我们在低电压下
使用锁存器
为了保证性能
我们需要降低阈值电压
因为电流与Vgs-Vt有关
如果我们降低Vgs
我们也需要
降低Vt来保证
电流与之前相同
如果我们降低电源电压
同时降低阈值电压
我们会发现
漏电电流就会是一个问题
我们把高阈值电压晶体管作为开关
例如这个和这个
然后用这个和这个
由一个sleep信号驱动的晶体管
来控制漏电电流
这样可以尽量减少漏电电流
在这张图中 我们可以看到两种模式
普通模式 sleep=0 这实际上是工作模式
当clk=0时 这个导通
这个传输门导通
clk bar等于1 这个导通
因此D被复制到Q
当clk=1 这个关断 这个导通
所以Q会被这个和这个组
成的一对交叉耦合反相器保存在这里。
这是正常的工作模式
在睡眠模式 sleep=1
这个关断 这个也关断
这条通路并不工作
在这种情况下
因为这个的阈值电压高
因此通过这个的漏电电流
相对较低
因为这个晶体管不工作
因为这个和这个关断
所以Q会通过交叉耦合
反相器保存下来
通过这种技术
我们可以降低电压
同时
因为我们降低了电压
我们可以降低功耗
我们还可以保证性能
和尽可能减少
漏电电流
我这一堂课的第三道思考题是
是否应该去掉其中一个NMOS
或者PMOS高阈值器件
如果我们可以去掉这个和这个
这可行吗
例如像这样
如果我们去掉这个 可能吗
这个的功能是正确的
那么漏电电流呢
接下来 是静态SR触发器
这是一个基于或非门的SR触发器
输入是S和R 输出是Q bar和Q
这是这个的真值表
S,R是0 0 然后Q和Qbar 保持
S,R是1 0 然后Q和Qbar 是1 0
S，R是0,1，Q等于0，Q bar等于1
最后一个状态，S和R都是1
Q和Q bar都是0.
这个状态实际上是禁止态
不允许出现
为什么 我给你们看一个例子
如果输入都等于1
那么如果R
从1变化到0.
因为这是0 这是0
那么Q会从0到1变化
在那之后如果我们
假设输入S也从0到1
那么这是0 这是1
那么Q bar仍然会保持为0
所以在这种情况下我们可以发现
如果我们假设R先从1到0
那么Q等于1 Q bar等于0.
The same is true that,
类似的
如果我们假设S先从1到0变化
那么Q bar等于1
Q等于0
这就是问题
Q和Qbar
不再是互补的
重要的是锁存器
结果的状态在输入回到
0值时是不确定的
这是钟控SR触发器
还记得我说过吗
99%的数字电路都是同步电路
所以我们用时钟来控制SR触发器
这是个简化的钟控SR触发器
和晶体管实现
我们之前说过了是吧
我们可以看到
所以我们需要保证
这里的电压VQ需要小于
M1和M2组成的反相器的
开关阈值
晶体管M4 M7和M8的
尺寸选择需要非常非常小心
这是有比设计
你可以看到这里发生翻转
然后这里的下拉网络试图拉低VQ
然后VQ会使得晶体管M2导通
M2将给这里的VQ bar充电
对Q=0 S施加脉冲也是类似的
VQ bar应小于VM34
这是由M3和M4组成的
反相器的开关阈值
M2，M5和M6的尺寸
需要仔细选择
M7和M8应当比这个强
M5和M6需要比M2强
这张胶片告诉我们如何定量计算
SR触发器晶体管的尺寸
这是SR触发器的电路图
已知M1和M3的尺寸等于0.5um/0.25um
M2和M4的尺寸等于1.5um/0.25um
因此我们知道PMOS晶体管的尺寸
是NMOS晶体管的三倍
开关阈值位于中间
所以在这种情况下
如果假设Q等于0
Q bar等于1 施加S脉冲
S从0到1变化 如何计算M5和M6的尺寸
如果我们保证通过下拉网络的电流
等于这里的电流
我们就可以计算M5和M6的尺寸。
我们假设M5和M6合并成
一个晶体管M5-6
那么流过这个晶体管的电流等于这个
这是流过M2的电流
通过一些化简
我们可以计算出M5-6的尺寸
应大于等于2.26
因为M5和M6串联
所以每个的尺寸
应该不小于4.5
在这张胶片上有两张图
这张图
我们可以发现
当晶体管M5和M6的尺寸大于3，
VQ bar可以正确地被拉低到GND
实际上因为沟道长度
调制效应和漏致势垒降低效应（DIBL）
M5和M6不需要大于4.5
M5和M6的尺寸大于3就足够了
这张图显示得更清楚
你可以看到因为晶体管的长度是0.25
如果W/L等于3
晶体管的宽度需要大于0.75
如果晶体管的宽度小于0.75um，
那么VQ bar不能被成功地拉低到GND
如果晶体管的宽度大于0.75
那么VQ bar可以
可以被成功地
地拉低到GND
这就是关于静态锁存器和寄存器的介绍
以上就是本堂课的内容，感谢大家的参与
-1
--文档
-1.Introduction to Digital IC
--Video
-2.Architecture of Digital Processor
--Video
-3.Full Custom Design Methodology
--Video
-4.Semicustom Design Methodology
--Video
-5.Quality Metric of Digital IC
--Video
-6.Summary and Textbook Reference
--Video
-7.HW--作业
-7.PPT
--补充材料1
--补充材料2
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.The Diode
--Video
-3.The MOSFET Transistor
--Video
-4.Secondary Effects
--Video
-5.Summary and Textbook Reference
--Video
-6.HW--作业
-6.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.Static Behavior
--Video
-3.HW--作业
-3.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Dynamic Behavior I
--Video
-2.Dynamic Behavior II
--Video
-3.Power Dissipation
--Video
-4. Summary and Textbook Reference
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction
--Video
-2.Static CMOS Design I
--Video
-3.Static CMOS Design II
--Video
-4.HW--作业
-4.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Static CMOS Design III
--Video
-2.Static CMOS Design IV
--Video
-3.Dynamic CMOS Design
--Video
-4.Summary
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction I
--Video
-2.Introduction II
--Video
-3. Static Latches and Registers I
--Video
-4.Static Latches and Registers II
--Video
-5.Static Latches and Registers III
--Video
-6.HW--作业
-6.PPT
--补充材料
-1.Key Points Review
--Video
-2.Dynamic Latches and Registers I
--Video
-3.Dynamic Latches and Registers II
--Video
-4.Dynamic Latches and Registers III
--Video
-5.Pulse Register
--Video
-6.Pipelining
--Video
-7.Schmitt Trigger
--Video
-8.Summary and Textbook Reference
--Video
-9.HW--作业
-9.PPT
--补充材料
-1. Introduction
--Video
-2. Adder: Full Adder (Definition)
--Video
-3. Adder: Circuit Design
--Video
-4. Adder: Logic Design I
--Video
-5. Adder: Logic Design II
--Video
-6. Adder: Summary
--Video
-7.HW--作业
-7.PPT
--补充材料
-1. Key Points Review
--Video
-2. Multiplier
--Video
-3. Shifter
--Video
-4. Summary and Textbook Reference
--Video
-5. HW--作业
-5. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitance
--Video
-3. Resistance
--Video
-4. Electrical Wire Models
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitive Parasitics
--Video
-3. Capacitive Parasitics II
--Video
-4. Resistive Parasitics
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Assignment Solving
--Video
-2. The teaching assistants want to say
--Video
-1. Problem 1
--Video
-2. Problem 2
--Video
-3. Problem 3
--Video
-4. Problem 4
--Video
-5. Problem 5
--Video
-6. Problem 6
--Video
-7. Problem 7
--Video
-1. Problem 8
--Video
-2. Problem 9
--Video
-3. Problem 10
--Video
-4. Problem 11
--Video
-5. Problem 12
--Video
-6. Problem 13
--Video
-7. Problem 14
--Video
