当前课程知识点:数字集成电路分析与设计 >  Exercise II >  7. Problem 14 >  Video

返回《数字集成电路分析与设计》慕课在线视频课程列表

Video在线视频

Video

返回《数字集成电路分析与设计》慕课在线视频列表

Video课程教案、知识点、字幕

下面让我们进行到第14题

题中我们有一个时序逻辑电路

这是寄存器1

这是寄存器2

它们通过逻辑A和逻辑B连接

时钟沿着这个方向前进

从这里到这里

经过缓冲器

缓冲器的延时等于delta

那么如图所示的时序逻辑电路

所包含的时间参数如下所示

R1的建立时间等于t1s

R1的保持时间等于t1h

R1的传播延时等于t1q

对于寄存器2也一样

R2的建立时间等于t2s

R2的保持时间等于t2h

R2的传播延时等于t2q

对于累加逻辑电路

逻辑A的最大传播延时等于ta1

最小传播延时

也就是最快传播延时等于ta2

这里也一样

你可以看到

逻辑B的最大传播延时等于tb1

最小传播延时等于tb2

而时钟输入间的时钟偏差

即到达寄存器2和到达寄存器1的

时钟端口的时间差大于等于0

题目中

要求我们推导这些参数索要满足的条件的表达式

来确保这个时序电路的功能稳定

那么这个时序逻辑电路中

我们知道这个部分的建立时间

保持时间 时钟偏差

我们还知道这个部分的建立时间

保持时间和时钟偏差

以及逻辑A的最大延时

和逻辑B的最大延时

逻辑A的最小延时

逻辑B的最小延时

我们需要去推导这些参数

要满足的表达式

来确保这个电路的功能可以稳定

同时我们知道

时钟端口之间的失踪偏差延时

这是一道比较难的题

请仔细思考

暂停视频好好计算

推导你的结果再来听我的分析

好的 让我们来分析这道题

首先我会回顾一下时序逻辑约束

和其它的相关内容

首先

对于时间约束我们知道建立时间

就是在时钟上升沿到来前

输入数据必须要保持稳定

否则输出就不能被可靠的建立起来

这就是建立时间的定义

例如

这是上升沿

在时钟上升沿之前

输入数据必须要保持稳定

也就是不能再变化

这是建立时间

这是保持时间

也就意味着当时钟上升沿到来后

输入数据必须稳定

否则输出不能可靠的建立

因此这就是保持时间

换句话说

在这条线和这条线之间

被包围的时钟上升沿之内

输入必须保持稳定

否则Q不能被正确可靠的建立

这是建立时间和保持时间

对于时钟Q

这个式子是最坏情况传播延时

也就是D输入被拷贝到Q输出的最长时间

当我们要拷贝D到Q的最大延时

相对于参考时钟沿

一般被称为传播延时

这里我们还有cdreg

cd这里意味着污染延时

也就是D被拷贝到Q的最小延时

或最大速度

这是最快的传播延时

相对于参考时钟沿

D要同时被拷贝到输出Q

这一般被称为污染延时

所以对于这个Tclk-q

这是它的最大延时

对于这个Tclk-q

这是最小延时

也是最快的

被称为污染延时

如果我们知道这些了

包括建立时间保持时间

tclk-q以及Cdreg

那么我们就可以分析时钟约束

包括全部这些时钟到Q

组合逻辑

建立时间还有其它的约束

例如你可以看这张图中

这里我们有两个寄存器

我们在这两个寄存器之间

加入一个组合逻辑电路

因此我们必须确保

这里的建立时间

保持时间满足始终约束

因此我们对于时钟周期

要有一些约束

还有时钟到Q

以及逻辑的延时

建立时间

所以时钟必须满足

大于或等于Tclk-q加tpcomb加tsetup

tpcomb意味着最大延时

因此时钟必须大于这个

否则电路的功能不会正确

这些是时钟周期的约束

我们主要看这两个时间点

例如

只有这个是时钟上升沿

那么数据经过这个时间

这个时间

这个时间

在时钟上升沿到来前

到达寄存器2

因此这是第一个约束

第二个约束中

你可以看到

如果我们观察同一个时间点t1

如果这是t1

那么我们知道这是保持时间的定义

因此在上升沿之后

输入数据必须保持稳定

否则输出不能有效的建立

因此在时钟上升沿之后

保持时间必须小于

或等于这个的延时

tcdreg加tcdlogic

cdlogic意味着

经过这个逻辑的最小延时

cdreg意味着

t从时钟上升沿到Q的最小延时

所以这个必须要小于这个

否则数据将会被新的数据冲刷掉

数据将被更新

这不是我们想要的结果

所以我们知道

保持时间必须要小于

或等于tcdreg加tcdlogic

因此这里根据保持时间

和建立时间

时钟到Q以及cdreg的定义

我们有了这些约束

时钟周期必须要大于这个

时钟到Q

tplogic的最大值加上tsetup

对于保持时间thold

必须小于tcdreg加tcdlogic

根据这些

我们就可以推导这道题目了

因此在这道题中

我们有两个寄存器

两个逻辑电路

以及一个时钟偏差缓冲器

我会给你们一幅图

来展示这些参数的细节

所以你们可以看到

这是寄存器2的时钟上升沿

这是寄存器1的时钟上升沿

因为这个上升沿比这个先到

你可以看到从红线

R1到R2

我们可以看到这个的延迟的关于t1q

加ta1加第二个寄存器的建立时间

就是这个

加这个

必须小于时钟周期减去delta

因为从这条线到这条线的时间

to this line

这是时钟周期

这是delta时钟偏差

所以这个

这是t减d

t减delta

因此t减delta

必须大于等于t1q加ta1加ts2

同样如果我们想要计算第二个寄存器的约束

这里我们可以看到t2q

t2q这里加上tb1

因此这里的tb1

是这个逻辑的最大延时

这是最大延时

因此t2q加tb1

加第一个寄存器的建立时间

必须小于或者等于t加delta

这是t对吗

这是时钟周期t

这是delta

所以t2q 加tb1 加t1s

必须小于t加delta

所以首先这两个表达式

就是时钟周期的约束

其次对于保持时间

对于保持时间

我们知道在保持时间内

输入必须要稳定

输入不能被冲刷

或者被新到的数据污染

因此你可以看到这里

从寄存器2到寄存器1

t2q加tb2

tb2意味着b逻辑的最小延时

这个部分必须大于t1h加delta

因为这是t1h对吧

对于这个delta

这个必须要大于t1h加delta

否则寄存器1的输入将会被污染

同样当我们考虑数据

从R1到R2

我们可以发现

t1q加ta1 ta2意味着逻辑A的足校延迟

所以t1q加ta2必须大于t2h

这是t2h

这是delta

这是时钟偏差

必须大于t2h减delta

因此在寄存器2的

上升沿之后

也就是寄存器2的输入数据不会被污染

因为经过寄存器1的数据

最快也会在保持时间之后到来

这也是为什么我们有这个约束

最后我们有这四个表达式

在约束我们的时钟周期

这个约束时钟周期

这个约束保持时间

这个约束保持时间和deltaa

这就是第14题的解答

以上这些问题

包括了如何设计加法器

如何应对噪声

以及如何判断不同时间参数

如建立时间保持时间等等这些之间的关系

以及所有这门课

第二部分(功耗,功耗最小化)的知识点

谢谢你的关注

下面

让我来总结这门课的要点

首先 第一章中

我介绍了数字设计的一些常用参量

包括了一些很重要的量

比如 VTC VM VOH VOL VIH VIL NMH NML

我还介绍了一些级联性质

噪声容限

扇入扇出

还有一些其它的量

比如 tp tr tf 0.69RC 2.2RC

还有 Ppeak Pav PDP and EDP

对于书中的第八章

我介绍了全定制

和半定制设计的基本概念

还有他们的区别

应用范围

你知道全定制意味着自己动手做

我们可以得到最好的性能

最低的功耗最小的面积

然而 这非常花时间 人力

半定制设计意味着

我们使用一些库和EDA工具来辅助设计

这非常的方便

然而 性能 功耗 以及面积开销

都不会有全定制那么好

在第三章中

我介绍了pn结二极管

在pn结二极管中

Φ0,ID以及Cj 结电容

线性增长因子应该是重点

对于MOS晶体管

我介绍了速度饱和的概念

还有用于手工分析

等效电阻的MOS管的标准模型

MOS电容

并且我介绍了一些二级特性

对于第五章

我介绍了两种计算开关电压的方法

以及计算噪声容限和负载电容

传播延时以及反相器链最优化的方法

对于动态功耗

我们有计算功耗的方法

还有如何使能量消耗最小的方法

对于第六章

主要知识点是

如果使逻辑门链性能最优

以及如何处理伪NMOS逻辑电路

此外

我介绍了动态电路的概念

基本性质

动态门的静态和动态性质

还有信号完整性的问题

第七章中

对于时序逻辑电路

我介绍了时间测度

时间参数

还有例如静态SR触发器 锁存器

主从边缘触发寄存器的性质

以及动态锁存器的性质

包括了传输门边缘触发寄存器

C2MOS寄存器以及TSPC寄存器

此外

还介绍了施密特触发器的

性质和定量分析

对于第十一章

我介绍了位划分的数据路径的概念

我还介绍了加法器

从电路设计角度出发

我介绍了复合门

加法器 MLL加法器

镜像加法器和曼彻斯特进位链

从逻辑设计角度

我介绍了进位旁路

选择加法器

超前加法器

包括了线性 对数

和先行进位加法器

我还介绍了乘法器

包括特制的基4的booth编码算法

以及如何设计它的

除了基4的

你还可以

根据算法设计基8booth编码

此外还介绍了移位器

桶型移位器

对数移位器等

对于连线

我介绍了连线的基本知识

包括线电容 线电阻

以及连线的模型

包括了集成RC模型和分布式RC模型

在第九章中

我介绍了如何应对连线

包括寄生电容和电容串扰

以及驱动

如何驱动大电容

以及寄生电阻包括了IR下降(IR下降就是电压下降)

以及插入缓冲器的技巧

那么

这些就是这门课的主要知识点

谢谢你的收看

数字集成电路分析与设计课程列表:

Hspice

-1

--文档

Introduction and Implementation Strategies for Digital IC

-1.Introduction to Digital IC

--Video

-2.Architecture of Digital Processor

--Video

-3.Full Custom Design Methodology

--Video

-4.Semicustom Design Methodology

--Video

-5.Quality Metric of Digital IC

--Video

-6.Summary and Textbook Reference

--Video

-7.HW--作业

-7.PPT

--补充材料1

--补充材料2

The Devices

-Key Points Review of Last Lecture

--Video

-1.Introduction

--Video

-2.The Diode

--Video

-3.The MOSFET Transistor

--Video

-4.Secondary Effects

--Video

-5.Summary and Textbook Reference

--Video

-6.HW--作业

-6.PPT

--补充材料

The CMOS Inverter I

-Key Points Review of Last Lecture

--Video

-1.Introduction

--Video

-2.Static Behavior

--Video

-3.HW--作业

-3.PPT

--补充材料

The CMOS Inverter II

-Key Points Review of Last Lecture

--Video

-1.Dynamic Behavior I

--Video

-2.Dynamic Behavior II

--Video

-3.Power Dissipation

--Video

-4. Summary and Textbook Reference

--Video

-5.HW--作业

-5.PPT

--补充材料

Combinational Logic Circuits I

-1.Introduction

--Video

-2.Static CMOS Design I

--Video

-3.Static CMOS Design II

--Video

-4.HW--作业

-4.PPT

--补充材料

Combinational Logic Circuits II

-Key Points Review of Last Lecture

--Video

-1.Static CMOS Design III

--Video

-2.Static CMOS Design IV

--Video

-3.Dynamic CMOS Design

--Video

-4.Summary

--Video

-5.HW--作业

-5.PPT

--补充材料

Sequential Logic Circuits I

-1.Introduction I

--Video

-2.Introduction II

--Video

-3. Static Latches and Registers I

--Video

-4.Static Latches and Registers II

--Video

-5.Static Latches and Registers III

--Video

-6.HW--作业

-6.PPT

--补充材料

Sequential Logic Circuits II

-1.Key Points Review

--Video

-2.Dynamic Latches and Registers I

--Video

-3.Dynamic Latches and Registers II

--Video

-4.Dynamic Latches and Registers III

--Video

-5.Pulse Register

--Video

-6.Pipelining

--Video

-7.Schmitt Trigger

--Video

-8.Summary and Textbook Reference

--Video

-9.HW--作业

-9.PPT

--补充材料

Designing Arithmetic Building Blocks I

-1. Introduction

--Video

-2. Adder: Full Adder (Definition)

--Video

-3. Adder: Circuit Design

--Video

-4. Adder: Logic Design I

--Video

-5. Adder: Logic Design II

--Video

-6. Adder: Summary

--Video

-7.HW--作业

-7.PPT

--补充材料

Designing Arithmetic Building Blocks II

-1. Key Points Review

--Video

-2. Multiplier

--Video

-3. Shifter

--Video

-4. Summary and Textbook Reference

--Video

-5. HW--作业

-5. PPT

--补充材料

The Wire

-1. Introduction

--Video

-2. Capacitance

--Video

-3. Resistance

--Video

-4. Electrical Wire Models

--Video

-5. Summary and Textbook Reference

--Video

-6. HW--作业

-6. PPT

--补充材料

Coping with Interconnect

-1. Introduction

--Video

-2. Capacitive Parasitics

--Video

-3. Capacitive Parasitics II

--Video

-4. Resistive Parasitics

--Video

-5. Summary and Textbook Reference

--Video

-6. HW--作业

-6. PPT

--补充材料

Assignment Solving

-1. Assignment Solving

--Video

-2. The teaching assistants want to say

--Video

Exercise I

-1. Problem 1

--Video

-2. Problem 2

--Video

-3. Problem 3

--Video

-4. Problem 4

--Video

-5. Problem 5

--Video

-6. Problem 6

--Video

-7. Problem 7

--Video

Exercise II

-1. Problem 8

--Video

-2. Problem 9

--Video

-3. Problem 10

--Video

-4. Problem 11

--Video

-5. Problem 12

--Video

-6. Problem 13

--Video

-7. Problem 14

--Video

Video笔记与讨论

也许你还感兴趣的课程:

© 柠檬大学-慕课导航 课程版权归原始院校所有,
本网站仅通过互联网进行慕课课程索引,不提供在线课程学习和视频,请同学们点击报名到课程提供网站进行学习。