当前课程知识点：数字集成电路分析与设计 > The CMOS Inverter I > 2.Static Behavior > Video
接下来我们开始介绍静态特性
我们接下来将会学到什么是开关阈值电压
怎么定量地计算开关阈值
怎么计算噪声容限
然后我们重新回到鲁棒性
首先，需要计算开关阈值
这是一个反相器
当Vin等于Vout等于VM时
这是VM的定义
那么PMOS和NMOS都处于
经典饱和区或者速度饱和区
因为VGS等于VDS
那么VGS-VT小于VDS
所以当这个
反相器工作时(Vin=Vout=VM)
PMOS晶体管和NMOS晶体管都处于饱和状态
假设电源电压足够高
那么VDSAT就小于VM-VT
因为VDD非常大，V_DD/2仍然会很大
基于这个方程
通过这个晶体管的电流等于这个晶体管的电流，
我们有这个表达式。是吧？
在经过一些变形之后
我们可以推出VM等于这一项
其中r等于(k_p V_DSATp)/(k_n V_DSATn )
根据我们希望得到的VM值
我们可以得到
PMOS和NMOS的尺寸比
如果我们知道VM的值
那么我们可以得到PMOS晶体管的尺寸
除以NMOS的尺寸，等于这一项
如果这一项是知道的
我们就能计算出PMOS晶体管的尺寸。是吧？
在这个表达式里
如果VDD远大于NMOS
和PMOS晶体管的阈值电压
那么VDD会远大于VDSATn和VDSATp
而且我们有VM等于这一项
我们就能约去这一项和这一项
最终我们得到rVDD除以(1+r)
忽略这2个因子
如果我们希望的VM值等于VDD/2
那么根据这个式子r等于1
我们能由此得到PMOS的尺寸
这张胶片显示的是开关阈值
VM与PMOS晶体管宽度WP
除以NMOS晶体管的
宽度的函数关系
你可以发现开关阈值VM
可以通过设置不同的器件尺寸比来改变
例如，如果Wp/Wn等于3.4
那么VM位于正中间，1.25V
如果这一项除以这一项的值等于10，那么VM等于1.49V
这里的VM等于1.13V
如果我们增加PMOS的宽度
VM将会向VDD移动
这意味着如果我们提高
PMOS晶体管的驱动能力
那么VM将会随之增加
如果我们增加NMOS晶体管的宽度
换句话说我们提高
NMOS晶体管驱动能力的话
那么将会VM随着降低
使得VM更接近地
对VM对器件尺寸的变化并不很敏感
为什么会这样？
我们从这几条曲线的这里到这里
可以看出尺寸比改变了3倍
但VM只增加了一点点
VM对尺寸变化很不敏感，这是一件好事
VM处于供电电源的正中间
我们更喜欢这个结果
因为这会带来相同的噪声容限
如果VM处于曲线正中间
那么低电平噪声容限和高电平噪声容限是相等的
所以我们希望VM处于正中间
在某些情况下
我们有意将VM设计成
大于或者小于VDD/2
如果VM大于VDD/2
这被称为hi-skewed（向上偏斜）反相器
而这被称作low-skewed（向下偏斜）的反相器
这是标准的对称反相器
例如在这种情况下
如果这是输入电压
输入电压被噪声干扰，或者被噪声注入
通过反相器之后的
输出电压是这样的
但我们不希望这样，是吧？
如何解决这个问题？
我们可以通过有偏斜的反相器
来取代这个反相器
那么我们可以得到这样
非常干净的输出
没有任何噪声
这是因为我们采用了有偏斜的反相器
我的问题是这是个hi-skewed（向上偏斜）的反相器
还是low-skewed（向下偏斜）的反相器呢？
当然，这是个hi-skewed（向上偏斜）的反相器
所以噪声会被滤掉
这里我需要提到
施密特触发器的VTC中开关阈值
在输入信号上升与下降的情况下是不同的
在第7章我会再介绍这个问题
现在这是我的第二道思考题
对于这种情况下
长沟道器件或者低电源电压
不发生速度饱和的情况下
我们怎么计算
开关阈值呢？
在介绍完开关阈值之后
我来介绍怎么计算噪声容限
我们有两种计算噪声容限的方法
第一种叫传统方法
或者求导方法
我们可以看这里的图片
我们首先可以分别假设
NMOS和PMOS晶体管的工作区
然后让通过两个
晶体管的电流相等
这是NMOS晶体管的电流
这是PMOS晶体管的电流
这是第一步
第二步：我们对等式的
两边的Vin求导
我们有(∂V_out)/〖∂V〗_in ，
根据VIL和VIH的定义这等于-1.
然后我们联立方程1、方程2和方程3
可以解出VIH和VIL
请不要忘记回第一步
检查一下之前的工作区
假设是否是正确的
如果不正确
请返回第1步，重复进行第1步到第3步
否则，请继续往后进行第4步
所以我们这么就能算出噪声容限了
用方程来表示,高电平噪声容限等于VOH-VIH
低电平噪声容限等于VIL-VOL
所以通过计算斜率
我们就能算出VIL 和 VIH
然后
我们能算出NML 和 NMH
这是第一种方法
计算噪声容限的另一种方法
叫分段线性近似方法
首先我们求出开关阈值VM
接下来我们计算出在开关阈值VM处的增益
根据增益，因为增益就等于斜率
我们可以把直线外推到VOH和VOL
那么这个点就近似是VIL，这个点是VIH
我们这样就可以计算出VIH和VIL
VIH等于这一项，
V_M+V_M/g，VIL等于V_M-(V_DD-V_M)/g
所以我们可以看出
我们希望在过渡区的增益很高
在增益无限大的特殊情况下
噪声容限可以分别化简为VOH减去VM与VM-VOL，
包括了整个电压摆幅
最后你可以用
这个式子计算出噪声容限
非常简单
NMH等于VDD减去VIH
NML等于VIL
如何确定静态CMOS反相器中点的增益g？
首先我们假设PMOS和NMOS
都工作在速度饱和区
并且考虑沟道长度调制效应
我们有这些方程
我们把方程两端
对Vin求导数
如果我们忽略一些二级效应
并且设Vin等于VM
例如这等于ID（VM）
忽略这两项
我们能得到这个结果
中点处的增益等于这一项
在这里r等于kp×VDSATp / kn × VDSATn
我来举个例子
已知一个通用0.25um CMOS工艺的反相器
PMOS和NMOS的尺寸比为3.4
PMOS和NMOS的尺寸比为3.4
那么VM处于正中间的VDD / 2
NMOS是最小尺寸
L等于0.25um
W等于0.375um
W/L=1.5.
显然VM等于1.25V
而且我们假设
两个晶体管都工作在速度饱和区
因此我们可以计算在VM处的电流
电流等于这个式子
K’乘以这一项乘以W/L
乘以VGS减去VT乘以这一项
之后我们可以计算出
VM处的增益
再代入上一张胶片的表达式
可以求出增益等于-27.5
据此我们可以计算出VIL等于1.2V
VIH等于1.3V
NML等于NMH等于1.2V
这是用这个表达式算出来的结果
这是我们计算的结果
如果我们用HSPICE仿真这个电路，
可以得到这样的结果
是的，仿真结果比模型
预测的结果要精确
但是为什么会有这么大的差别？
这里的g等于-17，而这里的g等于-27.5.
区别在这里
你可能还记得我说过
如果我们假设了晶体管的工作区
那么在计算出结果之后
我们应该回头检验假设是否正确
在这一情况下
我们知道PMOS晶体管的输入等于1.25V
那么PMOS晶体管的VGS
也等于1.25V
因为PMOS晶体管的阈值电压是-0.4V
所以VGS-VT的值等于0.85.
这实际上比PMOS晶体管的
速度饱和电压VDSATp的-1V小
因此这是问题所在
事实上，这个情况下的PMOS晶体管
工作在经典饱和区
这就是问题，我们过高估计了增益
因为PMOS晶体管实际上
工作在经典饱和区而不是速度饱和区
而且
由于在VTC上
应用分段线性近似方法
导致了这些偏差
这个例子告诉我们一定要回头去检查假设的正确性
不要忘了这一点
回头检验假设
验证假设是否正确
我的第三个问题
假设PMOS和NMOS都是长沟道器件
请求出增益和噪声容限
这里不再是短沟道器件，或者电源电压很低
请在课后自己试着解这个问题
最后，我们重新讨论一下鲁棒性
电源电压缩放对CMOS反相器VTC的影响
我们可以发现如果我们降低电源电压
像这样
VTC会变得越来越理想
VTC的增益变得越来越大
这是因为增益等于这一项
非常容易理解
所以在过渡区的增益
随着电源电压的降低而增加
这很棒不是吗？但问题是
既然这样的话为什么
我们不让所有的数字电路都工作在低电压下？
如果降低电源电压能得到非常理想的VTC曲线
为什么我们不这么做呢？
问题是降低电源电压
是不利的
这样会影响门的延时
影响门的性能
当电源电压降到与本征电压（即阈值电压）可比的程度
那么电路的DC特性
就会变得对器件参数很敏感
非常非常敏感！
例如，晶体管阈值电压
还有最后一个原因
降低电源电压使得电路对外部噪声更敏感
因为外部噪声并不会随着工艺尺寸降低而减小
这就是问题所在
如果我们进一步降低电源电压
如果VDD小于VT
会发生什么？
我们可以看到
我们降低这个，那么在这
那么在这，g等于-1.
在大概200mV附近
反相器的特性仍然能够保持
在200mV下VTC还是正确的，对吧？
因为亚阈值电流仍然足够
使电路在高低电平间翻转
而且提供了足够的增益来产生可接受的VTC
如果我们进一步降低电压
VTC开始变得不那么理想，性能还是恶化
电压的下线大概是
2到4倍的热电压
如果你还记得的话
在300K的温度下
热电压大概是26mV
VDD需要大于100mV
这是电压降低的下限
降低这一下限的唯一方法
是降低环境温度
如果我们希望降低下限
我们唯一需要做的
就是冷却电路
冷却晶体管
这是我的第四道思考题
试求反向器
在亚阈值区的增益
这张胶片显示的是器件偏差
对静态CMOS反相器VTC的影响
你们可以看到CMOS反相器的VTC
对参数影响不敏感
例如，这里的“好”晶体管意味着更小的tOX
更小的沟道长度
更小VT的和更大的W，宽度
这里的蓝色曲线，是好的NMOS和差的PMOS
这里的“坏”指的是更大的tOX，
更大的沟道长度，更大VT的和更小的W，宽度
这对所有这些参数都不敏感
这条位于中间的黑线
VTC对器件偏差并不敏感
器件尺寸的偏差
对开关阈值VM只有很小的影响
静态CMOS门在
很大范围内都能正常工作
这就是这堂课的全部内容
我来总结一下
首先我介绍了
静态CMOS反相器的5个重要性质
第一个是电压摆幅等于电源电压
因此我们有高噪声容限
然后我介绍了无比逻辑
所以Vout与器件尺寸无关
这与有比逻辑不同
因为总有一个晶体管是导通的
所以结果是低的输出电阻
因此有较高的抗扰性
这是件好事
输入是晶体管的栅极
因此我们有非常高的输入电阻
如果你还记得DRAM的例子的话
输入端只存在电容
所以有无限大的扇出系数
但是扇出会降低速度
在稳态下不存在从电源到地的直流通路，
因此没有静态功耗
如果我们忽略漏电电流的话
好那么这就是静态CMOS反相器的性质
然后我介绍了计算VM的方法
首先我们让PMOS
和NMOS晶体管的电流相等
我们让这两个电流相等
然后根据经验
假定所处的工作区
然后我们求解VM
最后返回去验证
假设是否正确
如果不正确
请回到第一步重新进行
接下来是计算噪声容限
我们有两种方法
第一种是经典方法
即求导法
根据噪声容限的定义
我们可以将电流方程对Vin求导
第二种方法
叫做分段线性近似
是非常方便，非常顺手的方法
但是比起第一种来
并不那么精确
这就是今天这堂课的全部内容
谢谢大家的参与
-1
--文档
-1.Introduction to Digital IC
--Video
-2.Architecture of Digital Processor
--Video
-3.Full Custom Design Methodology
--Video
-4.Semicustom Design Methodology
--Video
-5.Quality Metric of Digital IC
--Video
-6.Summary and Textbook Reference
--Video
-7.HW--作业
-7.PPT
--补充材料1
--补充材料2
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.The Diode
--Video
-3.The MOSFET Transistor
--Video
-4.Secondary Effects
--Video
-5.Summary and Textbook Reference
--Video
-6.HW--作业
-6.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.Static Behavior
--Video
-3.HW--作业
-3.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Dynamic Behavior I
--Video
-2.Dynamic Behavior II
--Video
-3.Power Dissipation
--Video
-4. Summary and Textbook Reference
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction
--Video
-2.Static CMOS Design I
--Video
-3.Static CMOS Design II
--Video
-4.HW--作业
-4.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Static CMOS Design III
--Video
-2.Static CMOS Design IV
--Video
-3.Dynamic CMOS Design
--Video
-4.Summary
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction I
--Video
-2.Introduction II
--Video
-3. Static Latches and Registers I
--Video
-4.Static Latches and Registers II
--Video
-5.Static Latches and Registers III
--Video
-6.HW--作业
-6.PPT
--补充材料
-1.Key Points Review
--Video
-2.Dynamic Latches and Registers I
--Video
-3.Dynamic Latches and Registers II
--Video
-4.Dynamic Latches and Registers III
--Video
-5.Pulse Register
--Video
-6.Pipelining
--Video
-7.Schmitt Trigger
--Video
-8.Summary and Textbook Reference
--Video
-9.HW--作业
-9.PPT
--补充材料
-1. Introduction
--Video
-2. Adder: Full Adder (Definition)
--Video
-3. Adder: Circuit Design
--Video
-4. Adder: Logic Design I
--Video
-5. Adder: Logic Design II
--Video
-6. Adder: Summary
--Video
-7.HW--作业
-7.PPT
--补充材料
-1. Key Points Review
--Video
-2. Multiplier
--Video
-3. Shifter
--Video
-4. Summary and Textbook Reference
--Video
-5. HW--作业
-5. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitance
--Video
-3. Resistance
--Video
-4. Electrical Wire Models
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitive Parasitics
--Video
-3. Capacitive Parasitics II
--Video
-4. Resistive Parasitics
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Assignment Solving
--Video
-2. The teaching assistants want to say
--Video
-1. Problem 1
--Video
-2. Problem 2
--Video
-3. Problem 3
--Video
-4. Problem 4
--Video
-5. Problem 5
--Video
-6. Problem 6
--Video
-7. Problem 7
--Video
-1. Problem 8
--Video
-2. Problem 9
--Video
-3. Problem 10
--Video
-4. Problem 11
--Video
-5. Problem 12
--Video
-6. Problem 13
--Video
-7. Problem 14
--Video
