当前课程知识点：数字集成电路分析与设计 > The Devices > 3.The MOSFET Transistor > Video
接下来我将介绍MOSFET晶体管
MOSFET在这里表示金属氧化物
半导体场效应晶体管（Metal Oxide Semiconductor Field Effect transistor）
这是MOSFET的3D示意图
MOS晶体管有4个端口而不是3个，请记住，有4个端口
栅极，是吧，源极、漏极
和衬底，或者叫做体，
MOS晶体管的优点是它的功能，
跟开关一样，
有很少的寄生效应，
具备很的高集成度，
制造工艺很简单
而且对工艺偏差不敏感
你看这里是衬底
衬底通常被用来调节器件的
特性和参数
在这些端口之间
我们有场氧化层和栅氧化层
为什么MOS晶体管的工作起来就像开关一样？MOS晶体管实际上
是一个关断时电阻无穷大的开关
当关断时，此时VGS小于VT
关断电阻是无穷大的，
导通电阻是有限的
如果VGS大于或者等于VT
晶体管就会导通，晶体管被打开或者被导通，
这个东西被当成一个电阻来使用
另一方面，当VGS小于VT
晶体管就会关断，电阻无穷大
注意在数字电路中，晶体管才有这个特性
我们可以说晶体管完全就是一个开关，
这是从数字的角度
如果将MOS晶体管看做是一个开关
我们实际上就能分析复杂电路
例如这个电路
你们可以看到这电路实现了什么功能？
F的表达式是什么？
我们可以看出F
实际上就是“与”函数，“A与B”
这是因为，你也可以自己画真值表看出来，让我们一起分析一下
如果A=1，B=1，那么非B=0，这个晶体管就关断
B=1所以A的值传输到F，F的值为1
如果A=0，B=0，这个晶体管就关断
这个晶体管导通
B=0被传输到F，F因而等于0
如果A=1，B=0，这个晶体管就关断
这个晶体管导通，B被传输到F
如果A=0，B=1，然后这个导通，这个关闭，
A的值被传输到F，F=0
这就是为什么这个函数实现的是“与”
你可以用同样的方法分析这个电路的剩余部分
你会发现这实际上是一个NAND函数,与非门
所以MOS晶体管实际上是非常简单的
可以被仅仅认为是
有无限大关断电阻
和有限导通电阻的开关
用这个简单的知识就可以被用来分析复杂的电路了。
这些是常用的MOS晶体管符号
在这门课中我们一般用这个符号
这是N沟道MOS或者被称作NMOS，这是P沟道MOS或者被称作PMOS
经常有人问我们
晶体管有漏极和源极，例如NMOS就有漏极和源级，
那么哪个端口是漏极
哪个又是源极呢？
我来告诉你们，在数字电路中，
如果这一端电压比较高
例如，这个地方的电压比这个地方高，
那么这就是漏极
否则这一端就是漏极，是吧
对于PMOS晶体管来说
如果这一端的电压比较高
那么这就是源极
这一端就是PMOS的漏极
如果反过来
如果这一端电压比较高
那么这一端是源极，这一段是漏极
请务必记住
这是这门课中最常用的符号
然后，我要介绍静态特性
和动态特性
和介绍二极管的时候一样
静态特性指的是电路是否鲁棒，是否对
对噪声不敏感的特性，以及电路的完整性
我先介绍静态特性
如果我们在栅极和源极之间
加上电压，并且把漏极接地
增大VGS
我们发现衬底也是接地的
如果逐渐增大VGS
那么电场将由栅极指向衬底
电场将将衬底中的空穴（指的是靠近栅极的衬底）
当空穴离开之后，会留下不可移动的负离子
如果我们进一步提高VGS
直到表面
电势差达到2倍费米电势
那么n+区的电子将被拽出来
于是电子就流入了沟道
当这种现象发生时，我们将这时的VGS称为阈值电压
这种类现象同时也被称作强反型
我再重复一遍这个过程
如果我们增加VGS
VGS将使空穴离开这个区域
空穴离开后留下
不可移动的负离子
如果我们进一步增加VGS
当这里的表面电势达到
费米电势的2倍时
就会发生强反型
这个区域就会被反转成n型
因为电子从n+区被吸引过来
这个时候的VGS被定义为阈值电压
VT就是晶体管的阈值电压，请不要跟门的开关电压搞混了，
我是说不要跟VM（门的阈值电压或开关电压）搞混了。
我们这里讲的是晶体管的阈值电压
如果VSB
源极与衬底之间的电压差等于0
那么阈值电压可以用这个表达式来表示
VT等于这个
减去这个
这个和这个
这个被定义为VT0
这里的ΦGC表示栅极和
衬底间的功函数差，
这是2倍费米电势
费米电势一般等于-0.3V
这一项表示在沟道和氧化层的界面上
存在的杂质电荷，
这一项表示栅氧化层电荷
这一项表示
为了调节阈值电压注入的离子，
这些都是与材料相关的常数，
都是与制造工艺相关，
一般我们不能改变制造工艺，
所以设计者们一般都不关心这些参数。
我们关心的是这个
如果VSB不等于0
或者VSB大于0
那么VT可以用这个式子表示
VT等于VT0加上γ乘以括号里这一项的平方根
减去这一项的平方根
如果这里VSB不等于0
那么VT就会变大
变的大于VT0
所以这个式子表示了衬底偏置
对MOS晶体管的阈值电压的影响
作为IC设计者我们非常在乎这个影响
这里的γ表示体效应系数
单位是V0.5
看这张胶片，你可以看到这张图，
这是VT，这是VBS
随着VBS的增加（我说的是绝对值增加）
你可以看出VT随之变大
我可以举个例子
一个PMOS晶体管的VT0=-0.4V
γ等于这个
给定VSB求VT
所以VT等于VT0加上这一项
最终我们会发现
VT等于0.79V
几乎是VT0的2倍（绝对值）
所以我们考虑体效应的影响
是很有意义的
前面说的是怎么让一个晶体管导通
我们就要讨论线性区（前面讨论的是截止区）
如果我们在漏极加上一个电压
我们现在认为VDS是很小的，
那么VGS-V(x)
V(x)表示沟道上任意一点的电压，
VGS-V(x)沿着沟道一直大于VT
所以x位置处单位面积的
沟道感应电荷等于这个
所以这是电容
这是电势差
这里的Cox表示栅氧化层电容
Cox=εox/tox
εox表示介质层的电介质常数
这是电子的速度
υn= -μnξ(x), ξ(x)表示电场强度
ξ(x)=-dV/dx，沟道电流ID等于速度乘以电量
就等于这个
联立公式1，2和3
可以得到这个公式
接着，沿着沟道积分
最后我们就能得到IV关系
I_D=μ_n C_ox (W/L)[(V_GS-V_T ) V_DS-V_DS^2/2]
一般来说，如果你记得我们之前说的， VDS很小，
VDS的平方其实也很小
所以在某些特定情况下
我们可以忽略这一项，忽略VDS的平方
我们定义工艺跨导kn’
等于μn乘以Cox
增益系数kn等于kn’乘以W除以L
这就是线性区。
我们接下来到了饱和区。
如果在饱和区我们进一步提高VGS
那么在某时刻VGS-V(x)将小于VT
这时沟道将夹断
所以这种情况下，我们在这个区域没有任何沟道
那么沟道长度会从L缩小到L’
所以IV关系中，
ID将等于这个：
kn’乘以W除以L’而不是L
通过一些化简，我们可以得到这个式子
这里有VGS-VT
因为沟道上的
电压恒差等于VGS-VT
所以我们在这里用VGS-VT代替VDS
于是我们有这个式子，最后我们就有这个式子
我们会发现这个式子很不适合做手工计算，例如，1除以1减去Delta L再除以L，用手算很不方便。
所以我们引入这个因子1+λVDS来取代这一项
这叫做沟道长度调制效应
我已经介绍了截止区
ID=0，接着我介绍了线性区
在线性区，VGS大于VT
VGS-VDS同样也大于VT
沟道一直存在
还有饱和区
VGS还是大于VT
但是VGS-VDS小于VT
在饱和区
你会发现
流过沟道的电流和
VGS有二次方关系
我给你讲过截止区里的
ID等于0
VGS小于VT，如果我们忽略漏电的话，ID就等于0
在线性区
VGS大于VT
VGS减VDS也大于VT
如果我们继续增大VDS
那么VGS-VDS将会小于VT
此时晶体管将进入饱和区
我们可以看到
饱和区的电流与电压VGS
成平方关系
这就是晶体管最基本的方程
如果我们施加电压
就能在沟道中得到电流
如果我们增加电压
电流就会更大
而且电流跟驱动电压成二次关系
正比于
输入电压的平方
这实际上是对于长沟器件来说的
然而考虑对于一个
经过尺寸缩小的短沟器件，
我们可以计算沿着沟道的电场
从长沟变成了短沟，电场强度
由于长度减少
变得很大，要远大于长沟道器件
那么随着沟道方向的场强达到临界值之后，
一般是1.5到2伏每微米
载流子的速度
由于散射效应而达到饱和
这意味着即使你提高了输入电压
载流子说，我不能跑得那么快，因为我会跟其他物体相撞，所以不会那么快
所以载流子移动速度会
由于散射效应而趋近于饱和
你在这里可以看出
即使我们提高电场
电流强度也不会继续提高
一般这个值是10的5次方m/s
这是一个固定的速度
在这种情况下，我们需要改写
电子迁移率的表达式
所以υ等于μn乘以ξ除以1加ξ除以ξc。
这里的ξc表示临界场强值，
当ξ大于ξc时
那么υ就等于饱和值υsat
在这种情况下
这时速度和场强关系
如果你把这个加入电流ID
的表达式
这是速度
这是沟道电荷
那么改写后的电阻区的电流ID
就应该表示成这个，对吧
在一些变形之后，我们有这个式子
现在我来介绍一下κ
κ(V)等于1除以1+V/(ξcL)
对于长沟道器件
当VDS很小的时候，你知道长沟道器件的沟道长度L非常大
因此κ的值接近1
然而对于短沟道器件
L很小
那么κ就远小于1，对吧
这个结论非常重要
我后面还会提到这个结论为什么重要
所以，在速度饱和区的ID
也就是IDSAT可以用这个方程来表示
通过在前一个方程中引入VDSAT
我们可以发现当υsat=ξcμn/2时
这里ξ=ξc，所以υsat=ξcμn/2
我们将这个代入方程后
可以发现
VDSAT=κ(VGT)VGT， VGT是VGS-VT的缩写
我们能得到一些很重要的结论
首先，对于短沟道器件，
如果有足够大的VGT
怎么κ(VGT)小于1
因此VDSAT远小于VGT
所以短沟道器件
远在VDS达到VGS-VT之间就会提前进入饱和状态
短沟道器件
比长沟道器件经历更大的饱和范围
而且我们还能发现短沟道器件的驱动电流
要小于长沟道器件
这张胶片可以把二者（长沟器件和短沟器件）在线性区
也就是可变电阻区，
速度饱和区
和经典饱和区之间的差异说得更清楚
你们可以看这张图
这里VGS大于VT
在源和漏之间没有电流
VDS这时候等于0
如果我们提高VDS
保证VDS/L小于ξc
而且VDS除以L也小于VGS-VT除以L
这被称作可变电阻区或者线性区
在这种情况下我们如果进一步提高VDS
可能就会有两种情况
第一种情况：
如果VDS/L大于ξc
也就是
在这种情况下VDS/L大于ξc
但小于(VGS- VT)/L
那么晶体管首先进入速度饱和区
这就是晶体管的速度饱和
再重复一遍，
如果VDS大于这个（指的是ξc）
那么晶体管首先进入速度饱和区
如果VDS先超过(VGS- VT)/L
那么就进入另外一个分支，
经典饱和
在这种情况下
VDS/L小于ξc
但是大于(VGS- VT)/L
所以晶体管先进入这个区
还是那个区是由VDS/L先超过ξc
还是先超过(VGS-VT)/L决定的
我们来比较一下
你们可以看到经典的
长沟道器件的IV曲线
可以看出电流与
VGS成二次方关系
而在短沟道器件中
你会发现
由于速度饱和
电流只能和VGS成线性关系
这是个坏消息，对吧
因为我们施加同样的电压
却不能得到大电流
短沟道器件产生的电流
要远远小于
要远远小于长沟道器件中的电流
在这里可以看到，
经过修改的可变电阻区的电流表达式是这样的
在速度饱和区是这样的，对吧
或许你会觉得这个电流表达式看起来
太复杂了
这些电流方程是
VDS和VGS的复杂表达式
这样的话，在做一阶分析的时候，就非常不方便，
不利于手工个计算
那我们该怎么办呢？
对了，我们可以改写这些表达式，使它们更适合用于手工计算
改写的前提是，我们可以先给两个假定条件
第一个
我们假设速度在ξc时突然达到饱和
因此，如果ξ小于ξc，υ=unξ
如果ξ大于ξc
υ=υsat，也就是等于unξc
这是第一个假设
第二个假设是
当场强达到临界值的时候
VDS会达到VDSAT
VDSAT 是个常量，不变化
等于Lξc
所以如果我们满足这两个条件
那么在可变电阻区的电流方程
就和长沟道器件完全一样了
一旦达到VDSAT
沟道电流就会立刻饱和
所以IDSAT 用这个式子表示
VDS等于VDSAT ，等于这一项
所以根据这两个假设
对于短沟道器件
我们有IDSAT =υsatCoxW(VGS-VT-VDSAT /2)
我来总结一下
我们这样得到了一个统一模型，
可用于手工分析
这个统一模型就是这样的
晶体管有4个端口，对吧？
源极、漏极、栅极和衬底
如果VGS-VT <0
那么ID=0
如果(VGS-VT)>0，那么ID等于这一项
这里的Vmin指的是VGS-VT、
VDS和VDSAT这三项中最小的一项
如果最小的是VGS-VT
那么晶体管进入的是经典饱和区
如果最小的是VDS
那么晶体管工作在线性区
如果最小的是VDSAT
那么晶体管就在速度饱和区工作
还有这里，请不要忘记体效应的影响
还有沟道长度调制效应的影响
这个表格给出了0.25μm
CMOS工艺的手工模型参数
这些都是非常重要的数据
例如，NMOS和PMOS的VT0是
0.43和-0.4
还有γ，VDSAT等于0.63 ，k’和λ
可能的话，你最好记住这张表里的数据
对于你快速估算
晶体管的工作区是很有用的，用起来非常顺手
在这里我给你们看一张图，
这张图显示了不同的工作区。
红线表示利用统一模型
计算出的结果。
虚线表示利用Hspice
进行仿真的结果
你们可以看出这是可变电阻区
这是截止区，
经典饱和区
和速度饱和区
在这里我们可以看出它们之间（统一模型和HSPICE计算的结果）有一些误差
这是由于那两个假设的原因
但这没什么关系
虽然统一模型
并不如Hspice那么精确，但非常方便好用，
其精度对于手工计算来说精度已经足够了
所以有些误差也没有关系
在介绍了统一模型之后
我们接着来计算电阻
我们知道电阻是时变、非线性的
而且电阻值取决于电路的工作点
我们可以在
我们关心的时间范围内计算电阻
或者我们可以计算
两点之间的平均电阻
例如起点和终点
你算出这一点和这一点的阻值
然后计算这两个点的算术平均值
或者你可以任何一段你关心的时间里进行电阻的积分
你可以发现
我们可以在输出从VDD下降到1/2 VDD放电过程中进行积分
最终我们得到3/4 VDD
乘以这一项除以IDSAT
这里的IDSAT 表示饱和电流
IDSAT =unCoxW/L((VGS-VT) VDSAT - VDSAT 2/2)
我们也可以利用两点计算平均值
起点和终点
我们发现这两种方法的最终结果是非常类似的
顺便提一下，你可以
用台劳展开来进行积分，以得到这个结果
这是晶体管电阻的表达式
从这个式子中我们可以得到三个结论
首先是电阻和W/L成反比
为什么？
因为IDSAT 等于u乘以W/L，
所以如果W/L越大
电阻就越小
所以电阻反比于W/L
对于VDD，如果VDD远大于VT+VDSAT /2
像这张图这里，你可以看到
电阻变得非常非常小
而且几乎与电源电压无关
这是第二个结论
最后一个结论是
如果电源电压接近VT
电阻会迅速上升
这是因为
这个电阻表达式里的分母趋近于0
所以电阻会变得很大
在满足下面
这两个条件的情况下，
计算等效电阻是很简单的
例如，这个例子里
我们用NMOS晶体管给电容放电，
这个例子里用PMOS晶体管给电容充电
用PMOS晶体管给电容充电
这时你就能用这张表
来进行快速的手算
例如
因为我们知道晶体管的电阻
与W/L成反比
所以
如果我们知道W/L=1
NMOS晶体管的电阻等于13kΩ
如果W/L=2
NMOS晶体管的电阻就等于13kΩ/2
这是因为
晶体管的电阻反比于W/L
这对PMOS晶体管也是适用的
以上这就是静态特性
接下来我将介绍动态特性
关于动态特性
我们有三种电容
第一种是MOS结构电容，
该电容是由MOS晶体管的结构导致的
然后，是沟道电容和结电容
沟道电容是由沟道电荷导致的
结电容则来自于源区
和漏区反向偏置的
pn结的耗尽层，我先介绍结构电容
这是结构电容的俯视图和剖面图
在俯视图中
你能发现源极和漏极
本来都在多晶硅栅极的边缘终止。
然而，实际上
源区和漏区都会扩散一小段长度Xd
这被称作多晶硅下的横向扩散
所以形成了上边和下边两个导体的结构
这实际上就是一个电容
看这里
你可以发现，很明显在栅氧化层
和扩散层之间有重叠
所以这就有了覆盖电容
我们也叫它结构电容
覆盖电容用CGSO表示
G表示栅极
S表示源极，O表示覆盖（overlap），CGSO= CGDO=Cox*xd*W
我们定义Cox*xd=Co
Co是单位宽度晶体管的覆盖电容
xd是与工艺相关的常数
是横向扩散的长度
这就是覆盖电容
接下来是沟道电容
这是截止区的沟道电容，你可以看到
在栅极和衬底之间存在电容
根据平行板
电容器的公式等于WLCox，
这是计算这个电容的办法
在可变电阻区
我们在源极和漏极之间存在沟道
因此电场被沟道屏蔽
因为沟道也是导体
所以在这里
栅极和衬底之间没有电场
在栅极和衬底之间没有电容
所以我们只有
栅极与源极，以及栅极与漏极之间的电容
这个占一半，这个占另外一半，
电容是均匀分布的，
每一个都等于WLCox/2
在饱和区，栅极和漏极之间
不存在电容
因为这里没有沟道
因为沟道夹断了
只有栅极和源极之间有电容，
等于2WLCox/3
这张表是电容的总结
我们可以看到在截止区
我们只有栅极和衬底之间存在电容
电容值是CoxWLeff
在可变电阻区
栅极与源极的电容等于这一项
栅极和漏极之间的电容等于这一项
在饱和区
栅极与源极之间的电容等于(2/3)WLCox
栅极与漏极，
栅极和基极之间没有电容
如果你感兴趣
想知道具体计算沟道电容的方法，可以参考这本书
这是沟道电容
最后我要介绍的是结电容
这是很容易理解的
因为我们有pn结
所以存在底面和3个侧面
例如这是沟道
这是3个侧面的电容
还有底面的电容
这很容易理解
与我们在pn二极管中的模型是一样的
这是总结
对这个晶体管
栅极和源极之间的
电容为CGSO（表示覆盖电容）
加上CGCS
在线性区CGCS等于WLCox/2，
在饱和区等于2WLCox/3
在截止区等于零
这是栅极和漏极之间的电容
等于覆盖电容加上CGCD
只有在线性区这个电容值等于WLCox/2
在截止区和饱和区这个值都为0。
这是栅极和衬底之间的电容
只在截止区存在,等于WLCox
这是结电容，
包括底面电容和3个侧面的电容
这个表格里给出了一些与电容相关的一些参数
在你完成作业当的时候会用到这些数据
-1
--文档
-1.Introduction to Digital IC
--Video
-2.Architecture of Digital Processor
--Video
-3.Full Custom Design Methodology
--Video
-4.Semicustom Design Methodology
--Video
-5.Quality Metric of Digital IC
--Video
-6.Summary and Textbook Reference
--Video
-7.HW--作业
-7.PPT
--补充材料1
--补充材料2
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.The Diode
--Video
-3.The MOSFET Transistor
--Video
-4.Secondary Effects
--Video
-5.Summary and Textbook Reference
--Video
-6.HW--作业
-6.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.Static Behavior
--Video
-3.HW--作业
-3.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Dynamic Behavior I
--Video
-2.Dynamic Behavior II
--Video
-3.Power Dissipation
--Video
-4. Summary and Textbook Reference
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction
--Video
-2.Static CMOS Design I
--Video
-3.Static CMOS Design II
--Video
-4.HW--作业
-4.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Static CMOS Design III
--Video
-2.Static CMOS Design IV
--Video
-3.Dynamic CMOS Design
--Video
-4.Summary
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction I
--Video
-2.Introduction II
--Video
-3. Static Latches and Registers I
--Video
-4.Static Latches and Registers II
--Video
-5.Static Latches and Registers III
--Video
-6.HW--作业
-6.PPT
--补充材料
-1.Key Points Review
--Video
-2.Dynamic Latches and Registers I
--Video
-3.Dynamic Latches and Registers II
--Video
-4.Dynamic Latches and Registers III
--Video
-5.Pulse Register
--Video
-6.Pipelining
--Video
-7.Schmitt Trigger
--Video
-8.Summary and Textbook Reference
--Video
-9.HW--作业
-9.PPT
--补充材料
-1. Introduction
--Video
-2. Adder: Full Adder (Definition)
--Video
-3. Adder: Circuit Design
--Video
-4. Adder: Logic Design I
--Video
-5. Adder: Logic Design II
--Video
-6. Adder: Summary
--Video
-7.HW--作业
-7.PPT
--补充材料
-1. Key Points Review
--Video
-2. Multiplier
--Video
-3. Shifter
--Video
-4. Summary and Textbook Reference
--Video
-5. HW--作业
-5. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitance
--Video
-3. Resistance
--Video
-4. Electrical Wire Models
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitive Parasitics
--Video
-3. Capacitive Parasitics II
--Video
-4. Resistive Parasitics
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Assignment Solving
--Video
-2. The teaching assistants want to say
--Video
-1. Problem 1
--Video
-2. Problem 2
--Video
-3. Problem 3
--Video
-4. Problem 4
--Video
-5. Problem 5
--Video
-6. Problem 6
--Video
-7. Problem 7
--Video
-1. Problem 8
--Video
-2. Problem 9
--Video
-3. Problem 10
--Video
-4. Problem 11
--Video
-5. Problem 12
--Video
-6. Problem 13
--Video
-7. Problem 14
--Video
