当前课程知识点：数字集成电路分析与设计 > Introduction and Implementation Strategies for Digital IC > 1.Introduction to Digital IC > Video
同学们大家好
这是咱们的第一堂课
在本讲中
我将介绍
数字集成电路的
基础知识和实现方法
首先，我将简要介绍数字集成电路
随后介绍数字处理器的结构
及全定制设计与半定制设计的方法
之后我将介绍本讲最重要的一点：
数字集成电路的指标：
如何评价与验证电路的质量
我们还将给出总结与课本参考
首先是数字集成电路的简介
你们知道IC代表什么，IC是什么意思？
我们知道IC是integrated circuit（集成电路）的意思，是吧？
集成电路
有的人说这也是Indian and Chinese
（印度人和中国人）的意思
因为有很大一部分
集成电路的设计人员是来自印度和中国的
你可以看到，生活当中你到处都可以找到IC
它无处不在
这是一个数字相机，这是一个电子手表
这是一个电子眼镜
谷歌眼镜，还有手机，iPhone 6 plus和iPhone 6
如果我们研究手机的结构
我们会看到这样的东西
这是数字基带处理芯片,这是DSP（数字信号处理器）
还有MCU（微控制单元），还有模拟基带处理芯片
电源管理系统和一个小信号射频电路
与功率射频电路
所以你到处都能看到集成电路
这是一个我读博士时设计的芯片
这是一个JPEG2000静态图像编码器，
采用的工艺是SMIC 0.18微米 1P6M CMOS
面积是3mm乘6mm
工作时的功耗是4.65mW/MHz
在这个频率下处理这样分辨率的图像可达到20fps的速度
这是这一芯片与传统压缩方法的差别
这是这一芯片与传统压缩方法的差别
例如这里的压缩率大概是150:1，
而这张照片的质量远远好于这张
这张压缩率为200:1的图片的质量
要远远好于这一张图
另一枚芯片
我给你们展示这个我们几年前设计的芯片
这是一个可重构多媒体处理器
这是芯片的die photo
抱歉，我应该先解释什么是die photo
Die Photo指的是在显微镜下的管芯照片
这枚芯片采用的工艺是
TSMC 65nm 1P8M CMOS工艺，面积是48.9mm2
功耗在这里
在这样的分辨率（high profile）和200MHz工作频率下
速度可达到30fps
这是这款芯片的结构
我们说这门课是有关数字集成电路的
我们为什么要用数字技术？
这是因为数字电子系统
处理的是离散的电平
在这张图中我们可以看到
这是模拟信号，电平是连续的，
这是数字信号，电平是离散的
大多数数字电子系统都是同步系统
通过时钟来实现同步
数字电路工作的时间也是离散的，由时钟来控制
当然，异步数字逻辑也是可能的
但很难控制,很难处理
稍后我会在这门课中介绍这一内容
在数字电路中
“处理”信号实际上就是“计算”信号
这样有很大好处
首先，利用数字电路能控制复杂度
这是一种利用分治策略
在不同层次进行抽象的主流方法
例如，在高层次上我们不需要考虑
互连线的影响
而且我们还能控制精度
因为数学比物理更精确
例如，字长更加精确
而热噪声就不那么精确了
另外,设计数字电路的时候
CAD工具可为我们提供很大的帮助
这里CAD意思是“Computer Aided Design(计算机辅助设计)”
这是在高层次
利用C++/System C的面向对象建模
CAD还可以实现自动布局布线与综合
这是常用的抽象层次划分
从底层到顶层
我们有晶体管/器件级、门级、
寄存器传输级、结构级和系统级
在系统级,我们用诸如MATLAB（Matrix Laboratory）
的工具来对系统进行建模
在结构级,我们使用C/C++模型
在寄存器传输级我们使用VHDL/Verilog
用于仿真的硬件描述语言
VHDL是Very High Speed Hardware Description Language
（超高速硬件描述语言）的缩写
在门级我们用VHDL/Verilog
在晶体管/器件级我们用HSPICE进行仿真
半导体器件的行为非常复杂
其实芯片设计师在设计电路过程中
并不会去真的去认真考虑
t那些控制器件行为的固态电路公式
他们会考虑采用更简化的模型
这个简化的模型能够合理地描述器件的输入输出行为
你们可以看到我们还能进行不同层级间的联合仿真
例如在结构级和系统级之间
在C/C++模型和MATLAB模型之间
在寄存器传输级和门级之间
在寄存器传输级和门级之间
你可以在门级和寄存器/器件级之间进行逻辑综合，布局布线
你还可以做形式验证、门级仿真
比较，Design Rule Check（DRC，设计规则检查）
和Layout Versus Schematic(LVS，版图和原理图比较)
在这门课中，我们将专注于门级和晶体管级
而不是寄存器传输级、
结构级和系统级
本课程是连接结构与工艺之间的桥梁
也跟其他课程形成互补的关系
如半导体器件课程和系统级设计课程
例如,我在清华大学
给研究生开了另一门课
叫做VLSI数字信号处理器
咱们这门课可以跟这些课程形成互补
这张胶片非常有趣.
你们可以看到旧的设计方式就像这张图
这个站在这里的大家伙可能是中国宋朝的一个皇帝
这个大家伙就代表IC设计师
而这些围绕着他的小家伙们
是系统设计师
在那个时候，就像你看到的这样
IC工程师是很厉害很酷的
然而，在新的设计方式中
你可以看到这是系统设计师
这是IC设计师
所以IC设计师
需要对系统架构
和应用有一些了解
在老的设计方式中我们不需要了解
但现在我们需要在系统层面进行应用设计
因为工艺特征尺寸按照0.7/每代的因子降低
144
例如1微米，0.7微米，0.5微米，
然后0.35、0.25、0.18、0.13微米
90纳米、65纳米，等等
每一个半导体工艺代
我们都能在芯片上
集成上一代两倍的功能
当工艺成熟后
单位功能的硬件成本会降低一半
但人们还是有些贪心的
希望集成越来越多的功能到芯片上
然而，如何设计具有更多功能的芯片呢？
工程师的数量并不会每两年翻一番
因此，我们需要更有效的设计方法
需要在每个抽象层次进行更深入的探索
大家看这张图片
x轴表示年份
y轴表示单位芯片的晶体管数量
这边是工程师的生产率
你可以看到这条曲线和这条曲线之间的差距
一般认为工艺的进步会远远超过了
超过了设计能力可以接受的范围
这条线代表设计能力
而这条线代表工艺进步
分别是58%每年的复合复杂度增长率
和21%每年的复合产能增长率
因此有巨大的差距
这张胶片就更加明显了
这里代表设计能力
这里代表工艺能力
解决这个问题的一个方法是不断增加某个项目的
设计团队规模规模（增加工程师数量）
让他们设计同一个项目
想象一下吧！这并不是一个长远方案
你能想象得出
让全世界所有的设计人员
都来设计同一款芯片吗？
这显然是不可能的
此外，你还可以看到
我们还在进行深深亚微米级工艺等比例缩小
现在已经发展到了22、
16甚至是10nm的特征尺寸
深深亚微米级等比例缩小并不再像以前那样了
例如，量子效应开始发挥作用
例如栅极的隧穿电流，例如，这是栅极，
电流会流过栅极
隧穿电流通过栅极
还有，互连线也不同于晶体管这样的有源器件
不像我们想的那样
等比例缩小了
亚阈值漏电电流也开始变得越来越显著
虽然在栅极和源极之间的电压低于阈值电压
虽然在栅极和源极之间的电压低于阈值电压
但沟道中仍然有电流
这是个很严重的问题，会带来非常大的功耗损失
另外还有离散的原子所导致的差异问题已经开始显现了
综上，我们一定需要新的设计方法
-1
--文档
-1.Introduction to Digital IC
--Video
-2.Architecture of Digital Processor
--Video
-3.Full Custom Design Methodology
--Video
-4.Semicustom Design Methodology
--Video
-5.Quality Metric of Digital IC
--Video
-6.Summary and Textbook Reference
--Video
-7.HW--作业
-7.PPT
--补充材料1
--补充材料2
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.The Diode
--Video
-3.The MOSFET Transistor
--Video
-4.Secondary Effects
--Video
-5.Summary and Textbook Reference
--Video
-6.HW--作业
-6.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Introduction
--Video
-2.Static Behavior
--Video
-3.HW--作业
-3.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Dynamic Behavior I
--Video
-2.Dynamic Behavior II
--Video
-3.Power Dissipation
--Video
-4. Summary and Textbook Reference
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction
--Video
-2.Static CMOS Design I
--Video
-3.Static CMOS Design II
--Video
-4.HW--作业
-4.PPT
--补充材料
-Key Points Review of Last Lecture
--Video
-1.Static CMOS Design III
--Video
-2.Static CMOS Design IV
--Video
-3.Dynamic CMOS Design
--Video
-4.Summary
--Video
-5.HW--作业
-5.PPT
--补充材料
-1.Introduction I
--Video
-2.Introduction II
--Video
-3. Static Latches and Registers I
--Video
-4.Static Latches and Registers II
--Video
-5.Static Latches and Registers III
--Video
-6.HW--作业
-6.PPT
--补充材料
-1.Key Points Review
--Video
-2.Dynamic Latches and Registers I
--Video
-3.Dynamic Latches and Registers II
--Video
-4.Dynamic Latches and Registers III
--Video
-5.Pulse Register
--Video
-6.Pipelining
--Video
-7.Schmitt Trigger
--Video
-8.Summary and Textbook Reference
--Video
-9.HW--作业
-9.PPT
--补充材料
-1. Introduction
--Video
-2. Adder: Full Adder (Definition)
--Video
-3. Adder: Circuit Design
--Video
-4. Adder: Logic Design I
--Video
-5. Adder: Logic Design II
--Video
-6. Adder: Summary
--Video
-7.HW--作业
-7.PPT
--补充材料
-1. Key Points Review
--Video
-2. Multiplier
--Video
-3. Shifter
--Video
-4. Summary and Textbook Reference
--Video
-5. HW--作业
-5. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitance
--Video
-3. Resistance
--Video
-4. Electrical Wire Models
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Introduction
--Video
-2. Capacitive Parasitics
--Video
-3. Capacitive Parasitics II
--Video
-4. Resistive Parasitics
--Video
-5. Summary and Textbook Reference
--Video
-6. HW--作业
-6. PPT
--补充材料
-1. Assignment Solving
--Video
-2. The teaching assistants want to say
--Video
-1. Problem 1
--Video
-2. Problem 2
--Video
-3. Problem 3
--Video
-4. Problem 4
--Video
-5. Problem 5
--Video
-6. Problem 6
--Video
-7. Problem 7
--Video
-1. Problem 8
--Video
-2. Problem 9
--Video
-3. Problem 10
--Video
-4. Problem 11
--Video
-5. Problem 12
--Video
-6. Problem 13
--Video
-7. Problem 14
--Video
