当前课程知识点：数字电子技术基础 > 第三周 > 3.3-3 CMOS反相器的静态输入输出特性 > Video
我们讲了它的电压和电流
传输特性曲线
下面我们来看一下
CMOS反相器的
静态输入输出特性
CMOS反相器的
静态输入输出特性
指的是输入的电压
和电流之间的关系
输出的电压和电流之间的关系
我们先来看它的输入特性
其实如果要提到CMOS器件
它有一个特别好的特性
就是说它的输入取电压值
但是不取电流值 为什么
你想一下
CMOS器件它的输入
是靠控制栅极形成沟道
而栅极和衬底之间
即便形成沟道也没有电流
是靠电压效应
那意味着什么
意味着电压信号来了之后
建立沟道
但是不取电流
那是不是就是说
我的输入在允许范围之内
电流为0
那这也从另外一个方面说明了
刚才我们说的CMOS工艺
在静态的时候低功耗的问题
我们会看到
CMOS器件在电压信号
传递的过程当中
不需要电流驱动
是通过电压场的建立,建立沟道
来上拉和下拉出高低电平
那输入特性就好办了
那就说CMOS不取电流
但是我们通常情况下
CMOS门电路都会有保护电路
原因是什么呢
我们会看到
CMOS门电路它输入的是
门极直接引信号
而门极和衬底之间的
二氧化硅层是很薄的
为了要保护它
我们在制造的时候
会加以保护电路
大家看一下
我们加入这样的保护电路之后
我们看右侧的这个
如果我们加入这样的保护电路
是不是这么说
如果输入信号是在正常的
从0到VDD之间变化的话
那上下两个二极管是都不通的
那上下两个二极管都不通
从VI到CMOS门电路
两个栅极形成沟道
一样不取电流
仅仅是 仅仅是电压信号的传递
建立电场
但是什么时候这个保护电路
就起到了保护的作用
就通了呢
你会看到如果VI降低
小于多少呢
小于负的0.7V
也就是可以使下边的这个管子
导通的话
那这个时候
这个时候这个二极管就导通了
这个二极管要是导通了的话
这个电压就会被钳位
就不会低到那个程度
那这个时候
就会起到一个保护的作用
好 同理 如果它升高
如果再高到VDD加0.7
那么上边这个二极管也会导通
这个二极管一旦导通
也会把这点的电压
前位在了VDD加0.7
那就是说对于我们来讲
输入特性什么时候出现电流呢
仅仅是输入保护电路
起作用的时候
它才会出现电流值
那么这个两个关键值
分别是负的0.7和VDD加0.7
而在正常的0到VDD之间
输入信号
正常的0到VDD之间
这个时候CMOS门电路
是不取电流的
那我们来看它的输出特性
输出特性意味着
如果我的门电路
作为一个信号源
对下一级要进行驱动
我们能够回想一下
我们讲这门课程当中
我们是以离散的电压序列
来表达信息
那也就是说在整个的系统当中
门电路和门电路
数字模块和数字模块
一级级传递的时候
相当于上一级的门电路
或者数字模块
都是作为一个信号源
把电压信号传给下一级
那么下一级对上一级来讲
是不是就成了一个负载
那我们下边就来研究一下
说我能带多少负载
那我们具体看一下这个输出特性
如果输出的是低电平的时候
我们看到是下拉的T2管导通
T1管截止
如果输出的是逻辑低电平
那我可以把上边那个管子
认为它截止
所以我把它简化掉
而下边这个管子是导通的
下边这个管子导通
这个时候它对于后端所带的负载
是对它是灌电流的作用
那这时候输出的低电平
到底是多少呢
我们看一下
这时候输出的低电平
应该是你所带的负载
和你这个管子
下拉的这个T2管
导通内阻之间的一个分压
那我们就看说
这个负载的等效电阻
和我的内阻
而我的内阻取决于什么呢
我这个T2管的内阻
其实仅仅取决于
输入高电平时候形成的沟道
因为我们知道
对于mos管来讲
它对外表现出来的电阻
受两个因素影响
第一个因素就是在栅极
就是门极和衬底之间
加的垂直电场形成的沟道
如果沟道
如果沟道大等效的电阻就小
那怎么才能形成沟道宽和大呢
那就是我加的这个
栅极的控制电压要大
反型层要足够厚
那对于我来讲
如果在一个电路当中
这个是固定的
高电平就是VDD 对吧
最理想的也就是VDD了
所以我的等效内阻
也基本上就是固定的
如果我的等效内阻固定
那外边的这个等效负载的电阻
和它之间就会存在某种关系
这是一个分压的关系
那我们看这个关系是什么呢
这个关系是不是这么说
随着我所带负载的增加
对于电压源来讲
所带负载的增加意味着什么
所带负载的增加意味着
负载电流的增加
也就意味着负载的等效电阻的减小
那么负载等效电阻的减小
是不是就是说RL减小
那么和我刚才已经形成的
沟道电阻之间形成一个分压
那就是说我带的负载越多
在我这个内阻上形成的压降越大
会使得我输出的这个低电平
会往上翘
那如果我的VDD变大了呢
那就是说我的内阻更小了
那在同样的负载情况下
是不是我会输出更低的电平
所以根据这样的分析
它实际上就取了我mos管的
整个管子特性的这一个部分
在这一部分当中
这个时候所有的电流
是流经管子的IDS
也就是这个电流
那么随着这个电流的增加
在相同的沟道上边的压降会增加
那我们会看到
比方说我现在VDD是5V
那就会随着我所带负载的增加
我输出的电压值会往上翘
你也可以这么来理解
把它理解成说
随着我负载电流的增加
其实我负载的等效电阻是减小的
而我5V的门极开启电压
形成的沟道的等效电阻是不变的
那么它们二者之间的分压
也会呈一个线性上升的关系
所以在低电平输出特性的情况下
如果在同样的负载电流下
你可以通过提高VGS
那其实是提高你的电源电压
从而减小了
你输出电阻本身的电阻值
然后来降低你输出的低电平
同样当我在输出高电平的时候
T1管是导通的
T2管是截止的
那么T1管导通 T2管截止
我们就能把这个电路
把它转换成这样的一个简化模型
那大家可以看到这个时候
我输出的高电平
如果我的负载很小的时候
那么负载很小意味着什么
意味着负载电流很小
其实负载的等效电阻是很大的
那么在负载很小的时候
是不是意味着
VOH近似等于VDD
但是如果随着负载的增加
也就意味着IOH如果增加的话
那么RL负载等效电阻会减小
那这个时候是不是势必就会出现
这个电流增加了
那么真的输出的这个电压值
就不是VDD
而是VDD减去一个负载电流
在这个导通管子上边形成的压降
你也可以换一个方式来理解
就是说随着我负载的增加
那就是说RL会变小
RL变小
和一个沟道电阻之间的分压
也会使得我这点的电压下降
那么这个工作曲线
也能够从上拉的
这个T1管的工作曲线当中得到
实际上它就取了这一部分
作为它的工作曲线
那么我们把这个曲线
稍微的整理一下
是不是就可以这么看
我们说输出高电平的特性
会随着你负载的增加
我的输出的高电平会往下降
但是在相同的负载下
也就是我要求
输出的高电平的电流
是一样的情况下
如果我减小本身
上拉这个管子的内阻
也就是提高VGS
那这时候呢
这个电阻要小了
而这个负载电阻
在相同的情况下
等出来的一个值
那你显然会得到说
在VGS升高的情况下
VOH会下降的越少
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
