当前课程知识点：数字电子技术基础 > 第五周 > 3.5-2-3 TTL反相器中的几个 问题和输入噪声容限 > Video
关于TTL反相器
我们关于它的电路结构
其中的一些设计
我们还需要有几个说明
第一个是说倒相极
我们在给出电路图的时候
就给出来了说
整个的电路结构
分为最开始的输入极
中间的倒相极 还有输出极
所谓倒相极是指T2管的输出
VC2和VE2
它们的变化方向始终是相反的
固称倒相极
那么这一点是同学们容易
发生混乱和混淆的一个地方
原因是我们会觉得说
在整个的工作情况下
无论任何时候
VC2的电压的绝对值
都会大于VE2没有问题
任何时候它的值都比它大
但是这个地方说的倒相
是变化方向相反
我们说怎么叫变化方向相反
我们先想一个最极端的情况
什么时候VC2是最高的时候
VE2是最低的时候
VC2最高VE2最低的时候
就是T2管截止的时候
如果你的电路工作在
输出高电平的时候
T2管和T5管截止的时候
VC2是最高的
它是通过R2上拉到了VCC
而这个时候VE2是最低的
因为它通过R3直接下拉到" 地"
由于T2管没有导通
所以没有电流
VE2是0
那这个时候呢我们说这是
电压压差最大的时候
那什么时候它们的电压发生变化
我们来看
如果T2管出现导通
一旦T2管出现导通
VE2就会因为T2管的导通
上边流过的IE2
在R3形成的压降而升高
与此同时VC2会因为T2管的导通
IC2在R2上流过的压降
使得这一点的电压会降低
所以当它们发生变化的时候
它们确实变化的方向是相反的
好 第二个问题
我们说看这个输出极
这个输出极其实秉承了
我们前面在说的数字电路
希望输出理想的高电平
和理想低电平的这么一个情况
这个输出极它T4和T5
在输出高低电平的时候
是互补的
也叫推拉式的输出
什么叫互补和推拉式呢
你会发现如果我要
输出高电平的时候
是T4管导通
T2 T5管截止
那么也就是说一个导通
一个是截止的
另外一种情况
如果我要输出的是低电平
如果我输出了低电平
大家看这样的设计
我如果希望输入的低电平足够低
那T5管一定是工作在饱和状态
T5管如果工作在饱和状态
那这时候我的输出
能够输出一个T5管的
饱和导通压降
大概是0.1到0.2伏左右
那这个时候你看T4管
它是导通的吗
我们看一下
当我输出低电平的时候
是T5管饱和导通的时候
T5管饱和导通的时候
我反问一句T4管的状态是什么
那我们看一下T5管
饱和导通的时候
我的输出是0.1到0.2伏左右
那如果这是0.1到0.2的话
那我们看T4管
这一点的电压值是多少
这一点的电压值
由于T2 T5都处在饱和导通
这点的电压值
会是0.2加上T5的0.7
会是0.9
而现在如果T4管要导通的话
需要的压差是1.4
那也就是说当T5管饱和导通
输出低电平的时候
我的T4管一定是截止的
因此TTL反相器的输出的设计
和我们COMS门电路的
输出设计是类似的
我始终希望当我上拉的时候
或者下拉的时候
剩下的那半部分是截止的
断开的
这是要说明的第二个问题
第三个问题在这个电路当中
我们刚才分析的更多的
关注的更多的是T1 T2 T4 T5
这关注的这四个三极管
但是在这个电路当中
还有两个二极管
这两个二极管作用是什么呢
我们看一下
第一个二极管
第一个二极管放在了输入极
那么这个二极管的作用
类似于咱们COMS门电路的
输入保护电路
它会是什么呢
它会是当你输入的电平
过低的时候
你比方说我输入的电平低于零
还要低的时候
因为我们发现输入
是低电平的时候
T1管是饱和导通的
这个时候IB1就是VCC
减去你输入的VI这个电压
减去VBE1
再除以R1
那如果过低这个电压
会使得电流太大
那负向的这个干扰太低了
怎么办呢
当我低过负的0.7的时候
如果我的VI低过-0.7V
那么我的D1管就可以导通了
低过-0.7V
我要是导通了之后
这一点的电压就会被箝位在
-0.7V
箝位在-0.7V
对电路就是一个保护
对干扰会是一个抑制
那D2管呢
D2管的作用
比较好理解
如果没有这个D2管
会是什么情况
那我们刚才分析了
我们希望T4 T5是一个互补的
推拉式的
尤其是在T5导通的时候
我希望T4可靠截止
T5导通 T4可靠截止
如果我们把D2管拿掉
我们看看会是什么样
如果把D2管拿掉
你会看到T5饱和导通的时候
输出就是0.1伏
而这个时候T4管的这边
接在了输出上
也就是说这点是0.1伏
那这一点电压呢
我们看这一点电压
那这一点的电压
会因为T2和T5的饱和导通
这一点电压大概会是在0.8伏
那如果没有D2管的存在
T4管就有可能会导通
那这要是有可能会导通
就破坏了刚才我们希望的
推拉式互补式的一个输出
所以D2管在这儿它的作用
是为了在T5管饱和导通的时候
T4管可靠截止
因为电进来这个D2管之后
你会发现我想让T4管导通的时候
我的这个压差
必须要大于1.4伏
当然你电进这个D2管
也付出了代价
什么代价
你电进这D2管之后
当你输出高电平的时候
你就要减掉一个D2管的
正向导通压降
也就是说过去我在输出高电平
如果没有D2管的时候
T4管导通T5管截止的时候
我最高可能可以高到4.3伏左右
那现在我就会在4.3伏的基础上
再减掉一个0.7
也就是3.6伏
这也是我们在电路设计当中
经常做的一个妥协
就是说你在电路设计的时候
当你进行改进的时候
通常情况下有一利必有一弊
同样关于TTL反相器
我们也可以分析它的输入
噪声容限
如果定性的来讲
我们会发现TTL反相器
它的电压传输特性曲线
没有COMS反相器
电压传输特性曲线来的漂亮
它的变化
它中间的这个线性区的变化
会使得影响我输出的
高低电平的质量
尤其是高电平的质量
那什么叫输入噪声容限呢
我们可以再复习一下
输入噪声容限说的是
当我的输入VIH和VIL
在一定范围内变化的时候
VO基本保持不变
那这个时候我们就出现了
这几个关键值
我们可以再复习一下
有几个关键值呢
一个是我输出的高电平
和我输出的低电平的质量
比方说输出高电平的最小值
输出低电平的最高值
那这是我对于输出特性的界定
那关于输入呢
那还有一个就是
我认为输入高电平的最小值
和我认为输出低电平的最高值
大家注意我在这个减的过程当中
都一定是高电平输出的值
要高于我能接受的
高电平的那个值
输出的低电平的那个值
要低于我能接收的低电平的
那个值
把这句话再回想一下
用前边我们说的高低质量
来界定的时候
是不是就满足了
我们所说的
输出高质量的高低电平
而接收质量较差的高低电平
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
