当前课程知识点：数字电子技术基础 > 第九周 > 6.4.2 时序逻辑电路的动态特性分析 > Video
我们关于同步时序电路的
分析和设计方法
在介绍的时候
大家可能已经注意到
我们所关注的都是三个方程
状态图还有状态表
那么这些东西都是逻辑式
也就是它对应的是
我们逻辑代数当中
稳定的取值
那我们看到说
在前边介绍触发器的时候
我们曾经提到过
所有的触发器都有
动态时间参数
也就是说一个触发器
你要稳定工作的话
你必须要满足它的数据信号
和触发信号之间有一个配合
这个配合我们用通俗一点的话讲
叫做数据信号必须早来晚走
早来的时间叫做建立时间
晚走的时间叫做保持时间
那么除了这个建立保持时间之外
触发器还和我们的门电路一样
有传输延迟特性
传输延迟时间在触发器当中
它的时间的起点
不再是输入信号的变化
而是触发信号的边沿
那也就是说在CLOK触发的时候
它要经过多长时间
能够得到新的有效值
我们叫TPD
那么还有一个值
在触发之后
它还能保持过去的值
保持多久
才出现无效
那么我们这个叫做TCD
这是我们关于触发器
讲动态时间参数的时候
为大家分析的四个参数
我们也反复强调
这四个参数
其实它们的源起
都源于触发器内部
还是由门电路组成
而每一个门都有时间特性参数
当它们构成触发器之后
它们得到了这样的动态参数要求
所有的四个参数
都是测量值
那么都是你在使用的时候
要注意的
你应该保证你的数据信号
早来晚走
你也要注意到你的触发器
不是随时都能够得到
一个稳定信号
它在触发之后
必须要经过一段时间
也就是传输延迟时间
才能得到一个新的有效值
那么这是我们说
单个的触发器
那我们在第六章学习的时候
我们知道了同步时序电路
就是由我们的一些触发器
和我们的组合电路构成
而且我们知道
同步时序电路它其实
在构成的时候
你可以这么来想
是每一个触发器的前端
都顶着它自己的驱动方程
而这个驱动方程
就是一个组合电路
那我们把这个图简化一下
你会看到
在一个同步时序电路当中
所有的触发器
它的同步时钟信号接出来
作为一个统一的时钟
而所有的触发器的输入
都是经过驱动方程
这个驱动方程组合电路
可繁可简
那经过这样的一个设计
完成之后的同步时序电路
就是这样的结构
我们可以这么说
在整个的这个电路当中
同步时序电路当中
是没有组合回环的
所有的信号如果电路的状态
需要记忆的时候
都是要经过触发器进行存储
然后再一次进入输入信号
进行组合电路的运算
在同步时序电路当中
所有的触发器
采用的是单一的时钟
那这时候我们就问个问题
说是不是每一次要触发之前
我都必须要等我的驱动方程
计算完
如果得到的答案是肯定
那么是不是就意味着说
在所有的同步时序电路的
触发器的驱动方程
谁的驱动方程路径最长
我们都得等它
等它算完了
才能来下一个时钟进行触发
让电路进行转换
由此我们就可以定性的
有一个概念
这个同步时序电路
时钟频率一定是有限的
那么这个时钟频率
要限度在哪里呢
限度就在于刚才我们说的
一定要等前边的驱动方程
计算完毕
它才能来新的时钟边沿
进行下一次触发
那这是定性的来讲
那要是定量的对它进行分析呢
我们可以把这个电路当中的
任意一级拿出来
我们举个例子
如果我们拿出的这个电路
是这样的
作为两个触发器中间
这一级它的驱动方程
那我每一次
在对于第二个触发器来讲
我是不是说
我都要等这个star
要完全的有新的信号写完之后
才能进行下一次触发
除此之外你还要注意
对于这个触发器来讲
这个红色的star
那么应该跟CLOK信号有配合
它的配合要求
是在CLOK边沿到达的时候
你应该早点来晚点走
但是我们也知道另外一个问题
就是所有的触发器
它的时钟信号是统一的
所有触发器的时钟信号统一
就意味着当时钟信号
到达的时候
其实这个第一个组合电路的
输出的这个star
就会发生变化了
因为当时钟信号
到达两个触发器之后
那么触发器会翻出新值
这个时候会进行新的运算
但是我们刚才说了
作为第二个触发器的
一个数据信号
你应该早来晚走
晚走就意味着
当边沿到达之后
你应该还保持过去的值
保持一会儿
那我们怎么确保它
保持过去的值
保持一会儿呢
还好我们前面分析过
即便是时钟信号到达之后
第一个触发器
也会保持过去的有效值
保持一会儿
那个是第一个触发器的TCD
同样对于组合电路1来讲
它也具备当输入信号变化之后
它保持过去有效值
保持一会儿
也是它的TCD
如果这两级TCD加起来
能够满足我第二个触发器
要求的晚走
也就是（T后）的
那这个电路不就至少
在动态特性上
满足了其中的一个要求
所以我可以得出来
第一个式子
应该是TCDRG1
加上TCD1应该大于
我第二个触发器
T后的RG2
如果满足
那这个电路从数据的
晚走的特性上来讲
它可以满足要求
能够稳定工作
那一定也会有同学想
如果不满足呢
如果不满足我们可以清楚的看到
你只需要增加TCDRG1
或者是TCD1
那如果TCDRG1作为触发器
它集成在内部
你没有办法改变的话
那你可以通过对1这个组合电路
增加缓冲级
不改变逻辑运算特性
来增加它的时间特性
那么这是说的第一个式子
那我们再来看第二个时间特性
它要求这个star应该早来
那我们看如果说当时钟边沿
同时到达两个触发器之后
那我们的star
应该是会根据RG1的新值
来运算出一个新的值来
那第一个边沿到达之后
我们看到要经过
第一个触发器的传输延迟时间
也就是TPDRG1
再加上第一个组合电路的
传输延迟时间
也就是TPD1
这个时候我的star
才会出现新值
那我问如果star出现新值
是不是就可以来第二个边沿
进行触发呢
那同学们都知道不可以
因为触发器还要求你
这个信号要早来
其实这个信号要早来
也可以理解成这个信号
占在这儿之后
你的时钟信号应该往后推
还要推多久呢
应该还要推你要求的早来时间
也就是TC（09：36）RG2
那我们如果把刚才
所分析的式子写下来
是不是就是说TPDRG1
加上TPD1
这个时候star已经出现了新值
但是这个时候的新值
并不意味着你的时钟信号
就可以来了
时钟信号要什么时候来呢
要过多久才能来呢
要过TC（英文）RG2
那么我们看从一个时钟信号
到达之后
到下一个时钟信号到达
之间的间隔
是不是就是我的工作频率呢
由此我们从第二个式子当中
就能够确定
对于这个触发器来讲
它决定的工作频率是多少
那么对于刚才我们前页
所分析的所有的同步时序电路
它的那个大的总体结构来讲
每一个触发器其实都可以
把它拿出来
做类似的分析
如果做了类似的分析
你可以发现
对于同步时序电路来讲
你每一个触发器都可以
根据自己的驱动方程
根据自己前级的级联情况
能够确定出
我能够承受的最高工作频率
是多少
那么如果每一个触发器
都做了类似的分析
那整体下来
你找到最薄弱的那个环节
工作的最慢的那个触发器
也就是最低的
那个最高工作频率
就作为整个电路的最高工作频率
那么只有经过我们刚才的
这些分析
如果你的信号配合
能够满足这个要求
那么在这章前面
我们所分析和设计的
那些逻辑功能
才能得以稳定的实现
根据前面的分析
大家也可以试着来回答
旁边这几个问题
对于我们整个电路来讲
当你分析出最高工作频率之后
你看看在电路当中
到底有多少是有效的运算时间
第二个问题
我们需不需要TCD
在组合电路当中
我们是不需要的
但是在触发器一直到现在
我们知道TCD必不可少
第三如果说我们的时钟信号
布线过长
我们的触发器过多
那么这时候不能真的同步的时候
我们应该怎么办
大家可以试着分析和讨论一下
这些问题
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
