当前课程知识点：数字电子技术基础 > 第四周 > 3.4-2 带缓冲级的CMOS门电路 > Video
当我们已经可以构成
COMS的门电路的
其他逻辑运算的时候
那有的同学会想
COMS门电路
它已经可以直接构成核心运算
比方说像“与非”
就是我们刚才分析的电路“与非”
那么这个“与非”
如果我想得到“与”的关系怎么办
我们说在逻辑代数当中
我们就发现数字电路
它没有什么特别的方式
如果说你有了“与非”
你想得到“与”
那你就在后边加反相器
而复合运算也是如此
所以你可以通过简单的积累
和代入定理
就可以完成其他的复杂运算
那我们下边就来看一下
这个“与非”门
这个与非门从刚才的逻辑上面
分析的时候
我们觉得没有问题了
如果单从逻辑上来讲
A和B与Y之间的关系
它实现的一个“与非”
这个“与非”我们说
抽象出了0/1的关系
但是如果我们把它放在电路当中
放在电路当中就意味着
它除了实现逻辑运算关系之外
它其实所有的逻辑的值
是用电特性来表达的
而电特性就涉及到这几个问题
第一个是控制的电压值
第二个是输出的电压值
第三个是说这个电路
输出的时候
它的等效内阻
我们来看这么几个问题
首先输出电阻会变化
那么用两个管子
构成的反相器当中
它的输出就是输出内阻
就是一个管子
NFET管
或者是PFET管
它本身的导通内阻
但是现在我们看一下这个
这个电路如果输出高电平的时候
和输出低电平的时候
我们看一下它的内阻
有没有什么不同
当AB同为一的时候
下拉部分导通Y
输出的是低电平
Y输出低电平
是因为T2 T4管同时导通
把Y下拉到了"地"
那么通过T2管 T4管的下拉
这个时候它内阻就成了
T2管 T4管内阻的一个串联值
也就是说是相加的
显然一个“与非”门
在输出低电平时候
它的内阻要大于
相同工艺下一个反相器
输出低电平时候的内阻
因为反相器输出低电平的时候
它的内阻就是一个下拉管子
那么这是不同的
再来看这个电路
在输出高电平的时候
它的内阻会有什么变化
我们看到说一个与非门
在输出高电平的时候
有几种情况呢
有T1管可以导通的时候
T3管导通的时候
和T1 T3管同时导通的时候
那么T1和T3其一导通的时候
这个时候Y输出高电平
它是通过T1和T3管
其中的一个管子
上拉到了VDD
那么这种情况
跟我们在前面讲过的
反相器输出高电平时候
和上拉的内阻是一样的
但是这不是全部的情况
如果T1 T3同时导通
那对应的就是AB取零的时候
会有什么情况发生呢
T1 T3同时导通
内阻是T1 T3的两个内阻的并联
那也就是说我的内阻
现在降到了二分之一
性能提高了好事儿呀
但是这种好事儿
会让我的门电路的电特性不一致
还有一个问题
那么对于我来讲
当我的内阻不一致的时候
会影响我输出高低电平的值
会有不同
如果大家还记得
我们在前边讲数字电路
模块的时候
我们特别提到了一个原则
我们要离散的使用电压信号
在数字电路当中
我们离散的使用电压信号
而在使用电压信号的时候
我们一定要让零和一分居两头
它们一定不能混淆
这是第一个原则
第二个原则就是在你所有的
数字逻辑当中
如果是在一个电路当中的话
我们希望使用的是
同样的电压定义
什么是同样的电压定义
大家还记得我们说
某一段都是0某一段都是1
中间那一段是无效区
那如果是这样的话
刚才我们看到这样的一个电路
是双输入的“与非”
是出现了这样一些组合的情况
那么输出的高低电平
和输出的内阻
都会受到我管子谁导通
谁截止的影响
这是光是两个变量
如果我把一个双输入的“与非”门
扩展成三输入
那其实从电路结构上来讲
是很好改的
大家只需要在上拉部分的
T1管 T3管旁边
再并联一个管子
而在T2 T4管串联结构当中
再串入一个管子
那就引入了C变量
但是一旦引入C变量
逻辑运算没有错
Y还是等于ABC的“与非”
逻辑运算没有错
Y还是等于ABC的“与非”
但是刚才我们所分析的
两个变量带来的
那些电特性的变化
在三个变量当中
会引入新的变化
那这样的变化会有什么问题呢
会使得说内阻不一样
会使得说输出的高低电平
受输入端的影响
输入端越多输出的低电平越高
输出的高电平也越高
一个变好了一个变坏了
那这样一来就会打破
或者说破坏我们前面要求的
所有的数字电路的模块
都有同样的电压定义规则
那我们怎么办
我们的办法就是
在我们已有的核心运算的
这个逻辑门电路的前后
我们加缓冲极
因为我们知道数字电路
它的一个特点就是集成度
不断的提高
换句话讲随着技术
和工艺进步的可能
集成度这个问题使得我们
在一定程度上不太关心
多几个管子
那我怎么办呢
我在输入极和输出极
都加缓冲器
谁是缓冲器呢
就是我们前面学过反相器
那我们现在来看这个电路
这个电路其实核心部分
是这个部分
核心部分是中间这四个管子
这四个管子
跟我们前面讲的
这四个管子
跟我们前面讲的这个与非关系
是一样的
那我为了要统一它的电特性
我在它的输入输出前后
输入变量进来的时候
我都加上什么呢反相器
输出的时候也加上反相器
那如果加上这个反相器之后
我们可以把这个电路
稍作整理
其实它实现的逻辑功能
是不是就是这个图
大家可以看到输入分别加了反相器
输出也加了反相器
而核心部分是与非
我们如果不去考虑
它的电特性的话
你只是做逻辑运算的话
这个式子就可以把与非
整理成或非
那就是说如果我想实现
一个或非门
我真正的实现方法呢
是核心内部有一个与非
前后都加缓冲
那为什么要加缓冲
一旦我前后都加了反相器的缓冲
那其实这个门电路的
所有的电特性
对外的电特性
都和咱们前面讲的
COMS反相器的电特性完全一致
电压电流的分析方式
完全都一样
这会使得我们电路
在扩展规模的时候
在要使用我们的代入定理
在接口设计的时候简单很多
所以COMS门电路确实也是这样
所有的COMS门电路
在除了核心运算之外
它在它的前后两端
都会引入反相器
那我们看一下相应的
我们把中间核心部分的“与非”
换成“或非”的话
如果换成“或非”
把根据的反相器缓冲极加入
这样整理完毕之后
得到了一个与非
那就是说这个时候
在这两个虚线框以下的
这个“或非”和“与非”
如果采用了带缓冲器的实现方式
那么这时候它的电特性得以统一
当你再去把它们互相极连的时候
你不必去考虑
它们之间电压的匹配关系
这是我们希望得到的理想特性
那我们下边再来分析一个
看看别人设计的一个COMS门电路
如果同学们拿到一张图
说这是别人已经设计好的
一个COMS门电路的话
你如果拿到这张图之后
一定要分模块的来看
这句话提醒你是说
COMS电路从设计的时候
它就是分模块设计的
而数字电路在我们一开始的时候
就强调给大家
一定是分层分模块设计
如果你一开始就把电路考虑成
像这个电路读图的话
你考虑成了Y是关于前面
五个变量的32种组合的
一个输出
那你如何去界定
在每一种组合的时候输出是什么
你如果采用的是
跟着信号流来走的话
这个分析可以进行
但是很容易出错
也很容易被放弃
那我们下面呢
就让大家试着分模块的
来读一下这个图
我把这个图通过这样的方式
估计大家很快就读出来了
第一个我们把这个图盖上
会看到输出是通过
一个（反相）接进来的
两级反相
再往前这是一个“或非”门
那就是说“或非”门
两级反相之后输出
换句话讲用代入定理的话
其实这个Y的逻辑值
就是这个或非门的输出
那这个或非门又由两个输入
来控制
而这两个输入
我们再来往前倒
这就用我们学过的代入定理
有一个变量在前边
还有一个变量是谁呢
是前边一个“与非”门的输出
再把它写下来
再往前
那么这个“与非”门的输出
是由两个变量来控制的
而这两个变量
再往前大家看到了
又分别是AB和CD的“与非”
那我在这儿并没有把式子写完
但是我相信大家
通过这样的一个模块划分
已经有信心
自己通过代入定理
把这个逻辑式的运算
完整的表达出来
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
