当前课程知识点：数字电子技术基础 > 第九周 > 6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M) > Video
我们现在有一片已有的74160
那么它是一个
十进制的同步计数器
如果在它的基础上
我们希望构成一个
六进制的计数器
我们看一下
我们怎么通过
外部的电路设计予以实现
让我们先来看一下74160的
这一张功能表
在功能表中
明确的给出了我们
它的工作模式
那对于我们来讲
74160的主循环如图所示
是从0000一直计数到1001
然后回到0000
那么当我们要把它
改接成六进制的时候
我们说我们希望
它的有效循环是6个状态
那么最简单的来讲
我们从功能表中找到了
一个能把它
直接置0的端 是RD反
但是我们看到在功能表当中
RD反是一个异步置零
所谓异步置零
就是RD反不需要
跟clock信号配合
当这个信号
一旦出现0的时候
74160的整个状态都被置零
那我们看
如果我希望用异步置零法
那我应该先找到
它要从哪一个状态开始起跳
然后通过RD反
把它置数跳到0000
在这里我们选用的状态
并不是第六个状态0101
而是选用的状态0110
原因就在于刚才我们提到了
RD反是一个异步置零信号
那也就是说
当这个状态0110一旦出现
我把它这个最小项
译成一个低电平译成RD反
直接给160的时候
这个状态会一闪而过
那么我们如果确定了
我们用异步置零法的话
也就决定了
在你的有效循环圈内
看似会有七个状态
但是其中的0110
是一个暂稳态
它会一闪即过
那我们把刚才的想法
通过电路予以实现的话
大家可以看到右上角的这个图
在这个图当中
我们通过一个与非文
译出了0110这个最小项
把它作为一个低电平
返回到了RD反
返回到RD反之后
我们看到那么74160
在技术状态过程当中
当它一旦记到01101时候
它会马上的回到0000
然后依次在6个
有效循环态中循环
我们把这种表述
用状态图表示出来的话
是右下角表述图当中
大家看到有效循环是6个循环
但是其中要有第七个
就是我们刚才译出来
作为异步置零信号的
这个0110
那么它是一个暂稳态
所以我们用虚线予以连接
大家会看到
从0101这个状态到0110
从0110到0000
这两个短线是虚线
对外来讲它工作的时候
是实现当中6个状态有效循环
那74160本身是具有10个状态的
通过这样的一个改变
我把电路的外接线电路改变之后
那么剩下的那些状态会怎样呢
我们看到我们用了其中的七个态
还有三个状态是需要我们去考虑的
大家看到在红色虚线当中
标出来的这三个态
就是原本160
有效循环当中的三个态
那么经过这样的接线
它会出现这样的循环
大家看到0111
下一个状态还是会在1000
1001然后它会回到0000
我们看到了在这个状态循环当中
还有绿色的虚线
包裹的这六个状态
是原来的74160
所带的无效循环本身具有的
由于我们的电路改动
没有涉及到它们
所以我们把它照抄下来
那我们看
在改成六进制计数器之后
六进制计数器仍然是需要
有进位信号的
那么这个进位信号
我们在上面右上角这个图当中
我们引了Q2作为进位输出
如果我引Q2作为进位输出的话
那就意味着
从技术0000开始的时候
进位信号是0
那什么时候它会出现高电平
我们可以清楚的看到
当Q2为1的时候
它会出现高电平
那么我也就知道了
在大概一个循环当中
它的进位宽度会是
基本上是两个时钟宽度
那这是我们看到的
最基本的一个接法
那这个接法我们看到
有两个问题
一个问题是我清零的
异步清零信号它的宽度
仅仅取决于
在这个电路当中的
传输延迟时间
也就是74160本身的
传输延迟时间
还有一个问题就是进位信号
我现在所取的宽度是否合理
那么如果对这个电路稍作改动
我们可以得到左下角的电路
在左下角当中
我们的译码电路没有变化
仍然译的是0110
（06：10）译的是0110
那在这个译出来的RD反信号
并没有直接接向RD反
而是通过一个
基本的RS锁存器
和clock信号进行配合
这样的一个配合电路
可以把我们刚才
很窄的一个电路
扩展成半个时钟信号宽度
这种扩展是一个普遍的用法
如果用一个窄脉冲
和一个固定脉宽的时钟信号
进行配合
我们能得到一个
半个时钟周期的宽度信号
我们用这个信号再接回RD反
那么这时候它的清零信号
会是有一个半个宽度的
稳定的清零信号
这是第一
第二如果我们把这个信号
直接作为进位信号
那么它是一个可以得到
满意宽度的一个进位信号
那这就是我们用74160
用异步置零法
来完成的六进制的一个搭建
如果我们用74160
用其它的方法
我们看如何实现六进制
比方说我们说置数法
那么刚才提到的异步清零法
是因为160的功能表当中
和它本身的电路结构
RD反是（异步）的
那么如果我们用74160本身
所有的置数法LD反
那么LD反是一个同步信号
它需要跟clock信号
同步配合才能置数
如果我们用这个信号进行
把零置进去的话
那这时候我们就不必
多一个状态作为暂稳态
而直接选用我们0101
也就是状态有效循环当中
状态的第六个状态
作为我的译码状态
那大家看
这个时候我们所译的状态是
Q3是0 Q2是1
Q1是0 Q0是1
那就是0110
这个信号译出来
作为LD反信号接回74160
那么意味着这个时候
当出现这个状态之后
下一个clock的时候
我会置数
那置数置的是什么
取决于你芯片
在外接线的时候
你自己的设计
那看一下这个设计
在这个设计当中
它所置的数D3到D0是0000
我译出0101 第六个状态
那我置回去的是0000
那么置入0000
那进入了下一个计数的循环
那每一次计数都从0000开始
下一个状态是0001
一直到0101 再回到0000
那么这就是同步置数法
那么通过这个例子我们看到
其实我不一定要置入0000
我还可以置入其它的状态
只要是我160原有的
有效循环当中的任何一个状态
我都可以作为我的（置入态）
那么我们下边再举一个例子
我看一下如果这个时候
我所置的数是1001
大家看 第三 第二 第
一 第零的接线是1001
那就意味着我每一次计数的起始
都从1001开始
那么反过来你就可以反推出来
那我什么时候应该置数呢
由于我是6进制
所以我还是需要6个状态
那我从1001开始
下一个状态是0000
0001 0010 0011 0100
那么够六个状态了
我们把这个状态作为译码态
译出LD反 接回LD反
那么译首译尾的这两个状态
之间就是它跳过去的那些状态
而译首译尾围起来的这个状态
就是它需要的有效态
所以对于置数法来讲
你可以任意的选择
你从哪一个状态开始置数
置入谁
只要保证你整个的有效循环
是你需要的进制就可以
那么我们把刚才
这两种接线的方式
都用状态图表达出来的话
大家会看到
第一个置入零的时候
你可以从0110开始
译出LD反 置入0000
那么整个的这是6个有效循环
同理当你需要置入的
是1001的时候
依然你需要6个状态
你数到0100作为你的译码态
那么把这个状态译出来
作为LD反信号 置入1001即可
所以我们说其实在计数器当中
你并不需要明确的说
我一定要从哪个状态开始
而是说对于多少进制的计数器
你最关心的是
你有多少个状态
多少个状态
决定了它有多少的容量
因此我们可以有
各种各样的接线方式
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
