当前课程知识点：数字电子技术基础 > 第七周 > 5.4-1-2 脉冲触发的触发器--主从SR触发器 > Video
依据前边
我们用两个电平触发的触发器
构成主从结构的脉冲触发器
我们可以沿用这样的一个思路
把两个电平触发的SR触发器
分别作为主触发器和从触发器
顺序相连之后
就变成了最基本的主从SR触发器
主从SR触发器它从结构上来讲
跟前边讲的主从的D触发器
是一样的
它前边主触发器
用一个电平触发的触发器
从触发器也是一个电平触发的
那么它们这样顺序连接之后
就成了主从的SR触发器
对外表达的触发特性
就是我们前边讲的
脉冲触发的触发器
那我们来看一下这个电路
在分析这个电路的时候
大家一定要切记
不要把电路碎片化
一块要模块化来分析
我在这个地方特意在
主从触发器的外端
都给它加了框
就是大家一定要整体的
来看这个电路
我们看前端的主触发器
和后端的从触发器
从结构上来讲完全一致
唯一的不同
就是他们在引入
触发信号CLK的时候
从触发器在CLK的前端
加了一个反相器
那么这样一来就意味着
按这个电路来讲
主触发器是在CLK等于1期间工作
从触发器是在CLK等于0期间工作
那我们其实就能从
模块化的分析上
得到这么一个结论
这个Q和Q'
一定是在CLK从1变0
也就是下降沿的时候
出现一次变化
那么这个电路
CLK等于1期间主触发器
也就是大家看到的这个
中间QM和QM'
是按SR翻转
而这个QM和QM'
直接给到了我们从触发器的
S和R端
那就是说
我主触发器在翻转的期间
这个数据已经到达了
从触发器的输入
但是由于主触发器
在触发阶段
也就是在电平等于1期间
从触发器这个时候
是保持状态
也就是说我虽然
主触发器的输出
根据输入发生了变化
影响了从触发器的输入
但是从触发器这个时候
并不响应这个输入
它什么时候响应呢
它一直到CLK信号从1变0
CLK信号如果从1变0
主触发器进入保持
它保持的是什么
它保持的是在CLK等于1期间
最后的那一次QM
和QM'的值
那从触发器这时候打开
打开之后
它从主触发器只能读到
CLK等于1期间
最后写入的那个值
因此在每个CLK的周期
输出状态
也就是我触发器的Q和Q'
只能改变一次
那在这地方呢
我们也要分析清楚之后
赶紧的把这个电路
把它封装起来
因为没有人喜欢看这么多门
放在一起
从头到尾的来分析
一旦搞清楚这个工作原理
我们赶紧把它进行封装
在封装的时候
依然是前面讲的那个原则
因为这个电路当中的信号
S R CLK
它们有分工
S和R是数据端
CLK是触发端
它们之间有控制和耦合的关系
因此我们在标号的时候
仍然写的是C1 1S 1R
那什么意思
是不是就是说
我这个电路是受CLK触发信号
控制的
一旦CLK触发之后
再根据数据S和R
来写入Q和Q'
那谁来表达我这个电路
是主从结构的脉冲触发呢
大家注意在这个图上
这个直角符号
这个直角符号就代表的
这个电路是一个脉冲触发
主从结构
那么如果这个直角符号一旦出现
意味着这是一个主从的
脉冲触发的话
大家在解读这个电路的时候
注意一下
前端 它其实画的
就是这个S CLK和R
就是我们主触发器的这一部分
那你再来读这个图
就相对简单一点了
那你是不是可以这么来看
这个电路的主触发器
是高电平的时候触发
CLK直接连到了C1
高电平触发
那么它采用的是主从结构的
脉冲触发电路
那就意味着它的从触发器
一定是低电平触发
那有了这个直角符号之后
有了这样的画法之后
你就应该读出来的是什么
它表达的是什么呢
它表达的就是说
这是一个主从的脉冲的触发
由于主触发器是在高电平触发
所以从触发器
应该是在低电平触发
因此这个整个触发器
对外来讲
它是在下降沿的时候
Q发生翻转
那么下降沿的时候
Q发生翻转
是根据谁来翻转呢
是根据主触发器打开期间
主触发器根据S和R
翻转的结果
那我们如果把前面
所叙述的这一段话
想用状态表
来把它表达出来的话
我们来看
是不是就是旁边的这个状态表
这个状态表直接表达出来了
在下降沿的时候
我的Q才会发生翻转
那么如果不是下降沿
CLK是某一个电平值的时候
大家看这个状态表的第一行
无论你是什么样的电平值
我的Q都保持过去的值
也就是说在电平期间
我的Q是不翻转的
那么下降沿的时候
我怎么翻转呢
因为从前边的分析
我们已经发现
其实它仍然是保留了原来
电平触发器的这个特性
什么意思呢
你看一下它是主从结构的
SR触发器
其实是不是仍然
沿用了过去的SR触发器的
那些写入1 写入0的那个特性
所以你在看这张表的时候
它是这么说的
它说如果S和R同为0的话
那我就是保持
如果S等于1 R等于0
那我是写1
如果S等于0 R等于1
那我就是写0
那如果按这个说法的话
好像这个表给了另外一个
简单的判别
是说当CLK是下降沿的时候
我只要去看此刻的SR
到底是什么
我就能够得到我的从触发器
应该是什么值
但这个时候一定要注意
这个表在用的时候
有几行可以用
有几行有问题
哪几行可以用呢
如果真的是在下降沿
到达前一刻
S等于1 R等于0
那是不是主触发器
就会被写入1 0
那这是可以用的
因为你写入的1 0
就会把从触发器
也写为1 0
同理如果在下降沿
到达的时候
你去看前端SR
这个时候它的组合是0 1
那就说我的主触发器
最后会被写成0和1
那当然主触发器的0 1
也会被从触发器读进来
写出来
所以这个表格当中
中间的这四行你可以用
但是如果在下降沿到达的时候
大家看
在下降沿到达的时候
SR等于0
SR等于0
那这个时候主触发器
它的内容是什么呢
按我们表格查出来
它应该是保持
那主触发器保持什么
主触发器保持的是
上一个周期的值吗
显然不是
因为在CLK等于1期间
我们知道主触发器的输出
可以随着S和R任意变化
你仅仅是到了最后那个时刻
是0的话
那你就应该往前看
说 当我出现0 0
S R同为0 0的
前边一个时刻它到底是什么
那它是什么
它保持的就是什么
所以大家对这个状态表要慎用
我们看在这张状态表当中
还有一个问题需要我们考虑
那就是在这张状态表的最后两行
最后两行它带来的是SR触发器
所有的这个约束条件
SR触发器的约束条件说
S和R不能同为1
因为同为1的话
有可能会出现不确定状态
那么经过这样的一个主从结构之后
约束条件能不能被解除呢
如果能被解除
那么这两行就没有必要
再作为约束条件
它应该明确的告诉我们
输出是什么
但是我们知道主触发器
在CLK等于1期间
如果打开的话
就变化成了一个电平触发的
触发器
而电平触发的SR触发器
我们都知道它的约束条件解除不了
如果它的约束条件解除不了
就意味着主触发器的输出
不能确定
而主触发器的输出不能确定
就会带来从触发器的输出
不能确定
这样的一个逻辑推理
就确定了说这个约束条件
解除不了
那么如果我们想解除这个约束条件
前边我们讲过
有一个简单的办法
是把SR 让它们加反相器之后
连起来
变成了一个D触发器
那是一个方案
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
