当前课程知识点：数字电子技术基础 > 第十周 > 10.2.2 集成施密特触发器 > Video
除了前边的用门电路
分离器件构造的施密特触发器
我们还可以有集成类型的
施密特触发器
那在这儿呢
我们就讲一个类型
讲一个已经有的
经典的设计例子
是双极性的
双极性的集成施密特触发器
它的核心电路如图所示
在这个图当中
大家看到了有两个三极管
还有三个电阻构建而成
我们看对于这个电路
分析的核心是
如果电路一开始输入是低电平
这个时候电路整个是
稳定状态的情况下
（VE）这一点它的电压值
是我们刚才推算出来的（VE2）
VE2等于什么呢
等于VCC减去一个T2管
饱和导通之后
然后在R3 R4上的分压
当输入是低电平的时候
电路稳定的在这一点
那现在从输入从低电平
往高电平变化
如果输入从低电平
往高电平变化
我们看到除非它使得T1管导通
否则整个电路还维持刚才
我们所分析出来的那个状况
那么T1管导通的
关键电压值的点是多少呢
在你T1管
一开始是截止情况下
你想让T1管导通
你输入的变化
就应该是以刚才的稳定值
为基准点
再加上一个PN节导通之后的压降
0.7伏
所以就会出现这么一个情况
VB1从0开始上升
但是在上升到VE2加上0.7之前
T1管都是截止的
但是一旦上升到VE2加0.7伏之后
T1管开始导通
T1管如果开始导通
我们看是不是会出现
这么一个状况
VB1的上升
引起ic1的上升
因为VB1上升之后
ic1上升 T1管导通了
ic1的上升
会引起VC1的下降
因为ic1的上升
会使得R2上的流过的电流增加
因此VC1会是VCC减去
R2上的压降的一个值
那么这一点电压会下降
VC1要是下降的
同时它会使得我T2管
刚才的ic2下降
ic2要是下降
大家看ic2要是下降
VE是要下降的
因为这点的电压
刚才就是R3 R4的一个分压
如果这个分压发生变化
现在ic2下降的话
那么T2管会从过程的饱和状态
往外走
那ic2的下降
是不是就会使得R4上的压降减小
VE下降
这一点的电压如果下降的话
由于VB1现在是上升的
那VB1的上升
和VE的下降
这个时候就使得VB1
也就是T1管
加在发射节上的电压会上升
而这点的上升反馈回来
使得ic1是上升的
那大家看到一个正反馈形成了
这样的一段描述告诉我们
当我的VB1上升的时候
一直上升到刚才的静态电压VE2
加上0.7伏
能够使我的T1管从截止到导通
那它会带来一系列的变化
这个变化会引起一个正反馈
这个正反馈的推动
会带来整个的T1管迅速导通
而T2管截止
因为是正反馈
所以它会让整个变化快
如果T1管导通 T2管截止
那这个时候我的电路
就又进入了另外一个状态
什么状态呢
就是输入是高电平的时候
我的VE是多少呢
输入是高电平的时候
也就是VB1等于1的时候
T1管导通饱和
T2管截止
我的这点的电压VE1
等于是VCC减去一个VCE
然后剩下的R2 R4来分压
有了这么一个基准变化点之后
那我们看如果输入
现在是在高电平
我们再来推输入从高电平
往低电平变化的时候
它会使得电路发生变化的
那个值是多少
如果输入是高电平
高电平往下降
在一定范围内
只要你不让我的T1管截止
其实我后续的这两个管子
就工作在你给出来的
这个稳态下
那么这个变化范围
如果用前边的概念来讲
它就是输入噪声容限
但是当你VB1下降
从高电平往下下降
当你下降到
要改变我电路当中
器件的工作状态的时候
比方说我现在下降下降
下降到多少呢
下降到了VE1加上0.7
如果下降到VE1加0.7
你还接着往下降
那T1管开始要脱离饱和
而且要往截止走了
我们来看一下这个变化过程
VB1下降
VB1要是下降
势必会引起ic1下降
那ic1的下降
我们知道会引起VC1的上升
而VC1的上升会引起ic2的上升
ic2的上升在R4上的压降会增加
那么VE会上升
VE要是上升
那就是说T1管的发射级
现在这点电压上升
这点电压上升
其实和你前边的VB1下降是等同的
因为一个上升一个下降
它们的压差会减小
都会使得我T1管迅速的
从饱和脱离饱和
然后进入截止
因此我们就看到了
这儿又出现了一个正反馈
在这个正反馈的推动下
T1管脱离饱和进入截止
T2管迅速导通进入饱和
推出这个来之后
我们也就知道了
我的输入电平
从高电平往低电平变化的时候
它遇到的这个门槛电压值
是多少呢
是VE1加0.7
如此说来
当我的电路在两个稳定态
在两个稳定态切换的时候
一个正向切换
就是输入从低电平到高电平
也就是我们说的VT正有一个值
还有一个
当我的输入从高电平到低电平
也就是我们说的VT负还有一个值
这两个值不相等
这两个值都是分别在
两个不同的基准电压
VE2和VE1的基础上
加上0.7
那么这就形成了一个掷还特性
这个掷还特性
它的缘由是由于我电路
在两个稳定的工作点的时候
分别是VE1和VE2
那它的关键点在哪儿呢
关键点是它们都是在
它们的这个不同的基准点上
加上0.7
大家看我左下边的这幅图
这幅图给出来的
是一个示意图
这个图有一点问题
它的问题在哪儿
大家看一下
我这边说给出来的
输入是低电平的时候
输出也是低电平
输入是高电平的时候
输出也是高电平
从逻辑分析上没有错
因为我们刚才看了
VB1如果是低电平的时候
那T1管截止T2管饱和导通
VC2输出相对来讲
就是一个低电平
而VB1如果是高电平的时候
T1管饱和导通
T2管截止
那这个时候VC2
就是输出的是一个
相对的高电平
高电平的时候
由于T2管的截止
可能就是 真的是一个
绝对值比较高的电平
而低电平的时候
大家看它实际上输出的是
在R4上的压降
还要加上谁呢
加上T2管的饱和导通压降
所以是一个相对的
逻辑高电平的低电平
那这个图
其实问题出在哪儿
就是这个图
如果真的只有这个核心电路
来实现的时候
它会使这个低电平
没有那么低
它会是一个
在中间部位的一个图
那么在中间部位的一个图
可能就不能满足
我们希望的输出的
逻辑高电平足够高
输出的逻辑低电平足够低的
这个要求
因此这个电路图
仅仅是集成的施密特触发器的
核心部分
就是完成掷还特性的那一部分
这个电路真的在
实际当中在生产当中
是怎么用的
是这样
这个电路图是7413
它中间的核心部分
就是刚才我们所说的
这一个区域
这个区域已经完成了掷还特性
但是由于这个区域
输出的低电平不太理想
因此在这个图当中
我们加入了其他的部分
我们一起来看一下
附加的部分
第一个是最前端
最前端刚才我们在分析这个
核心的施密特触发器的时候
输入只有一个变量
那这个最前端
大家看到ABCD
它 ABCD引入之后
有D1管 D2管 D3管 D4管
一起和R1构成了一个
二极管的与门
所以它是相与之后
再来控制你的掷还部分
所以输入加了一个与门
第二部分在加的是我输出
在电路图当中
大家可以看到T4 T5 T6
其实就是我们TTL集成电路的
一个典型的输出
这个典型的输出
是推拉式的
推拉式的输出极
能够实现输出高低电平
达到我理想的电平值
但是刚才前面我们讲了
就是施密特掷还的这一部分
它输出的低电平没有那么低
那我怎么办呢
我加入了一个电平偏移
T3管和D5管以及推拉式输出的
T4 T5管一起构成了一个电平偏移
大家看这个图
你看如果是我要输出是高电平
也就是T2截止的时候
我的高电平是高于T3 D5 T4 T5
四个PN节的2.8伏
所以我输出高电平的时候
一定是可以使得
我输出是一个理想的低电平
而我的输出核心部分
T2管导通
输出是一个低电平的时候
这个低电平刚才我们讲了
它没有那么低
它是在R4上的一个分压
再加上T2管的一个饱和导通值
那么这个值给它偏离了多少呢
你看这个值
只要你不高过2.8伏
它就没有办法让我的后极
输出低电平
那这时候我的后极
就会因为推拉式的结构
输出的是高电平
所以通过这个推拉式的输出
我们可以对刚才核心部分
输出的高低电平进行整理
通过这个整理和反相之后
你能够得到
这个电路它成了一个
输入是低电平的时候
输出是高电平
输入是高电平的时候
输出是低电平
而且它的输出的这个电压值
由于它采用了TTL门电路
典型的推拉式输出
所以它的输出电平值
和它的输出特性
和我们前面讲过的TTL集成门电路
是完全一样的
在这个图当中有一个地方
刚才我们没有分析
就是在输入变量下边的
这四个二极管
没有标号的这四个二极管
上边的D1到D4
完成的是ABCD的一个与门
下边这四个二极管
完成的是关于每一个输入信号的
一个保护
这部分跟我们前面讲过的
TTL门电路当中的那个
保护二极管是一样
它什么作用呢
它说你输入的电平不能太低
低到一定程度
低到多少
低到负0.7的时候
这个二极管就导通了
它会保护后端
经过这样的分析
我们把这个图当中
给它分别分区表达出来
就成了它是一个前端二极管与门
加上中间的施密特特性
再加上电平偏移和输出电路
一起构成了一个什么呢
构成了一个具有施密特特性的
一个四输入的与非门
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
