当前课程知识点：数字电子技术基础 > 第七周 > 5.4-2 脉冲触发方式的动作特点 > Video
如果要总结起来说
脉冲触发的这样一些电路
它的动作特点是什么呢
首先所有的主从结构的
脉冲触发的触发器
它的电路内部
实际都是分两步走的
当CLK=1期间
在我们现在看到的
这两个图当中
都是CLK=1期间
“主触发器”打开
那么“主触发器”接受信号
这个时候“从触发器”保持
第二步当CLK从高电平变低电平
也就是下降沿到达后
那么“从触发器”
会按“主触发器”状态翻转
因此整体封装起来看
就出现了一个现象
是输出状态只能改变一次
但是输出状态只能改变一次
并不意味着
它就是根据的什么呢
根据的你在下降沿这个时候
输入的状态改变
它是根据什么改变呢
注意 在我们的描述当中
我们说的是“从触发器”
按“主触发器”的状态翻转
那对于主从的SR来讲
“主触发器”为同步的SR
这个时候就带来了
同步SR触发器的全部特性
那就是说在CLK=1期间
输入信号都对“主触发器”有作用
那对于我们来讲
这就意味着什么呢
意味着你并不仅仅要关心
在下降沿到达的时候
“主触发器”的输入信号是什么
而要问在下降沿
到达前面这个时候
“主触发器”的输出状态是什么
输出状态是什么
它就会影响到“从触发器”的翻转
那这是我们说的
主从的SR触发器
而在主从的JK触发器当中
我们好像看到的
它跟主从的SR没什么区别
因为它就引入了两个大反馈线
所以我们会感觉
好像基本上来讲
在CLK=1期间
“主触发器”打开的这个时间
应该是JK都可以对我的输出
就是对“主触发器”的输出
产生影响
但是由于那两条反馈线的引入
还引入了主从JK触发器的
另外一个特性
它说主从JK在CLK高电平期间
只能翻转一次
我们在这里提到的是翻转一次
所谓翻转
在数字电路当中是指
从高电平变低电平
或者是从低电平变高电平
那对于我们来讲
这时候JK触发器就意味着
你要去关心在“主触发器”
打开那段时间
它第一次变化出现在哪儿
变化之后不再变化
那么当CLK下降沿到达之后
无论是主从的SR
还是主从的JK
它的“从触发器”都依据的是
此刻的“主触发器”的状态
进行翻转
那所以大家在分析的时候
就要分而考虑了
如果是主从的SR
那么在CLK=1期间
任何时候都可以改变
那么一直变到最后
那它是什么样一个状况
那主从JK呢
是在CLK=1期间
我的“主触发器”打开
但是呢
我只能变1次
变完一次之后
输入信号即便有其它的变化
我也不会再响应
那么无论是谁
他们这个变化
最后要体现在整个触发器
都必须要在CLK下降沿到达之后
对“从触发器”进行影响
才能表达到整个的输出Q上
因此 脉冲触发器
从Q的这个结构上来看
好像在一个周期内
只变化一次了
但是它并没有完全屏蔽掉
输入信号的所有变化
对我Q的影响
尤其是主从JK触发器
还引入了一个特性
叫做一次变换
那有同学就会提问说
为什么JK触发器
会出现这样一次变换的特性呢
我们来看一下
在主从的JK触发器当中
我们看到这两个反馈线
这两个反馈线
是从整个触发器的
Q和Q'引回来的
这两个反馈线引回来之后
实际上是说他们在一个周期内
是不是都不会发生变化
也就是说刚才这个Q和Q'
如果是1 0的话
那么在下一次变化之前
这个Q和Q'都是1 0
那这个时候就出现一个问题
会出现什么呢
如果过去Q=0的话
那你看一下
Q要是等于0
它其实这个0和K相遇
它其实是把写0的信号封锁掉了
因为如果要写0的话
是应该是Q和K相遇之后的
那个信号要等于1才能写0
但是由于Q=0
所以它把这个信号封锁掉了
因此当Q=0的时候
它其实只允许的是
J=1的信号写
那什么意思呢
是不是对于这个电路来讲
你只能写一次1 再想写0
由于我在“主触发器”打开期间
“从触发器”的值保持不变
所以这个0值是不变的
那我写不了0
同理 Q=1期间
Q要是等于1
那Q'是等于0的
Q'等于0
反过来也把S=1的信号
给封锁掉了
因此在Q=1的期间
我可以写0
但是我没有办法再写1
所以JK触发器
这两条反馈线
又引入了这样一个特性
那么我们总结了一下
这个脉冲触发方式的
动作特点之后
我们在波形图上
再来稍加分析
大家看这个波形图
这个波形图对应的是
希望你分析旁边的这个
主从结构的JK触发器
它的波形
那我们看一下
首先我知道
读一下这个图
我知道“主触发器”是
在CLK=1期间打开
那么“从触发器”
一定是CLK=0期间打开
所以我的Q的变化
只发生在下降沿的时候
因此我会关注CLK=1期间
和我的下降沿
我们仍然设（初态）是Q=0
那我们一起看一下
在这个电路当中
在第一个CLK=1期间
J=1 K=0
J=1 K=0
那么我们知道
在下降沿到达的时候
它会把它置1
所以在第一个CLK
下降沿到达的时候
Q从过去的0变为1
Q'从1变0
那在整个一个周期内
我的Q和Q'都不会发生变化
因此我放心的画出一条线
那么在第二个周期内
我们再来看一下
在第二个CLK=1期间
J和K出现了变化
我们看一下
首先是J=0 K=0
那么这是保持
“主触发器”会保持
那么J=0 K=1接着出现了
那么这个会把我的“主触发器”
刚才的1 0 变为0 1
好 再往下
又出现了J=0 K =0
那么是保持
那这时候
“主触发器”保持的是什么呢
是刚才我新写入的0
因此当我的
第二个下降沿出现的时候
注意 在第二个下降沿
出现的时候
我的Q会发生变化了
这个变化是在我
第二个时钟周期
高电平期间J=0 K=1
写进来的新的（0值）
所以Q从刚才的1变为0
Q'从0变1
好 接着往下
在下一个周期内
我的Q和Q'
仍然不会发生变化
所以我放心的往后画
但是在下一个周期下降沿
第三个下降沿出现的时候
我到底依据什么变化呢
我们看一下
在第三个周期的高电平期间
“主触发器”打开期间
J=1 K=1
J=1 K=1我们知道
“主触发器”会根据
刚才的状态取反
那刚才我们看一下
刚才我们状态是什么
Q=0 Q'=1
所以取反之后会变成什么呢
取反之后会变成一个1 0
好 下一个组合情况
下一个组合情况出现了
J=0 K=1
J=0 K=1
这是一个（清0）
那么对于JK触发器
大家别忘了
它如果一旦
对过去的状态取了反
那比方说像刚才
是0 1变成了1 0的话
那它还能进行第二次翻转吗
大家回想一下刚才我们讲的
显然不行
所以对于我们来讲
当我的第三个下降沿
到达的时候
我会把我刚才翻转的
一次翻转的结果呈现出来
那就是什么呢
Q会从刚才的0变为1
Q'会从1变为0
好 第四个时钟周期
在第四个时钟周期的
下降沿到达之前
我的Q和Q'
仍然可以放心的往下画
那么在下降沿到达的时候
我的Q和Q'到底是什么呢
我要反过来问
在第四个周期的高电平期间
我的输入是什么
在高电平期间J和K都为0
JK同为0
那么主从的JK触发器
会保持刚才的值
因此你可以接着
把你的Q和Q'的值往下进行画
保持过去的值
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
