当前课程知识点：数字电子技术基础 > 第八周 > 6.3.2-1-1-3 同步加减计数器 > Video
实现了同步二进制加法计数
和同步二进制减法计数之后
如果我们想实现
一个可逆计数
也就是同步加减计数的话
有什么办法
因为我们从前面的分析知道
说在计数器当中
计数计的是脉冲
那么如果我要有加减计数的话
这个时候实际上对我的编码
有了一个多的要求
什么要求呢
你应该要标识出来
你的脉冲是加还是减
那在实现上有两个思路
一个思路是脉冲还是那些脉冲
但是与脉冲同步的
应该有一个电平信号来表示
到底我是加脉冲还是减脉冲
因为对于加减这件事情
非加即减
因此我编码的时候
仅仅需要1位二进制
所以我需要说原有的脉冲
再加上一个电平信号
一位电平信号
你可以分配说1的时候是减
0的时候是加
掉过来分配也可以
它只要能够区分就行
这是一种实现方式
那么还有一种实现方案
我们说这个脉冲来源就不同
脉冲分两个部分来
加脉冲从加计数的这个入口
减脉冲从减计数的入口
那么它们进来之后
来决定我到底是加是减
然后得到我的计数结果
这也是一种实现方式
同步加减计数器的
单时钟实现方式
和双时钟实现方式
都有经典的器件予以实现
那我们先看一下单时钟的方式
单时钟的实现方式当中
加减脉冲用同一输入端
由高低电平来决定是加还是减
那么计数脉冲
仍然是同一个通道
加减的脉冲
都来源于同一个通道
但是加减脉冲的属性
到底是加还是减
由另外一个电平信号来表达
具体的实现有比较经典的例子
是191
191在实现的时候
在它的内部还是沿用了T触发器
那就是我们刚才讲到的
同步二进制加减计数当中
也都采用了T触发器
那这个时候单时钟的加减计数
对于我们来讲意味着
内部的T触发器的所有的时钟
是连在一起的
那么所有的时钟如果连在一起
那这个时候
你能够改变的
就是T的取值
而我们刚才也知道用T触发器
构成的同步二进制加法计数
它的设计规则当中
T有它自己的原则
同步二进制减法计数当中
对于T的控制
也有它自己的设计规则
那么当我加减混在一起
希望它们统一的时候
应该怎么来确定这个实现呢
我们看一下在这个当中
它说我的T触发器
构成的计数器
所有的时钟连在一起
我们能够看到所有的时钟
是连在一起的
如图所示
那这时候我能够控制的是T
而T呢
我希望有的时候
它是加法计数
有的时候是减法计数
那什么时候是加什么时候是减呢
就由我们的加减控制信号
U’/D来决定
U’/D整个这个是一个变量
这样写的原因
是便于大家可以直接
从符号当中就读出我的取值
在符号当中你能看到说
UP’
那意味着这个变量为零的时候
代表的是加计数
那么这个变量为1的时候
那这时候代表是减计数
那如果这个信号为0的时候
我们来看一下
当这个信号为0的时候
U’/D为0
那么Ti这个逻辑式就蜕变成了
我们刚才讲的同步二进制
加法计数的那个规则
只剩下了第一项
那也就是说
它只剩下了i-1
一直到第0位的所有的Q相与
那这时候我就是一个加法计数器
那当我的UP/DOWN
这个信号为1的时候
我们看到这个逻辑式
又蜕变成了
只含有这个逻辑式当中的第二项
如果我只含有第二项
那这个逻辑式所满足的
就是第i-1
一直到第0位的所有的Q’相与
那就是说我满足的是
同步二进制减法的计数规则
通过一个电平信号
引入两个设计规则进行统一
就得到了我们单时钟的实现方式
那么单时钟的实现方式
大家看到这个电路图
就是按我们所说的这个原则
来实现的
我们在这儿就不再
去每一根线每一个信号的
去进行分析
如果感兴趣的话
大家还可以用我们前边
同步的时序电路的分析方法
对它进行一次分析
除此之外我们要关心的是
这个器件191
除了我们刚才看到的计数
Q0到Q3
以及我们的CLK UP/Down之外
在这个电路当中
还有其他的信号
它有D0到D3
是作为我的数据输入
还有LD’
一看应该是我的置数信号
那我们看一下
对于这个电路来讲
我们除了关心
我们已经完成的单时钟之外
它还有一些其他的附加功能
我们读这个功能表
你能看到它有S’LD’
S’代表的是当它为0的时候
它是可以完成加减计数的
LD’当它为0的时候
它进行的是预置数
那对于我们计数的时候
你应该让你的信号
控制在S’等于0
而LD’应该保证为1
它才能够进行上升沿的计数
这是单时钟的191
如果有了这个电路
有了这个功能表
你也可以把它表示成封装图
在实验当中和在具体的应用当中
你只需要关心的是它的功能表
和它的封装图
就可以正确的对器件予以使用
看一下另外一种实现方式
双时钟的实现方式
根据刚才前边我们的一个概述
我们知道双时钟
它的意思是加计数和减计数的脉冲
分别来
那最经典的一个设计呢是74193
74193在设计的时候
对外有CLK UP
CLK DOWN
那我们看到分别代表的是
加计数和减计数
那在加计数和减计数
分别由时钟到达之后
那我电路当中是怎么实现呢
它采用的是T’触发器
我们知道T’是T触发器
T恒等于1的一种模式
这种工作模式我们也清楚
就是如果T触发器的
T恒等于1
那只要来脉冲
它就会翻转
那我们看对于这个电路来讲
所有内部的四个触发器
都采用了T’触发器
那这时候我只有去控制什么呢
去控制我的时钟是否到达
因为如果一旦时钟
到达这个触发器
它就会翻转
那我们看一下在控制的时候
它沿用了我们前边所说的
这个原则
对于最低位的CLK0来讲
CLK0
我们先来看一下CLK0
CLK0采用的是
加脉冲和减脉冲相或
也就是CLK UP
CLK DOWN是相或的关系
那么这个相或关系
就意味着无论是加脉冲来
还是减脉冲来
我最低位T0
这个触发器
它都会进行翻转
这个是符合我们二进制的
计数规则的
那高位呢
高位这个时候就面临着
我的加计数和减计数
已经到达芯片
但是要不要到达我这个触发器呢
那我们再回想一下
二进制计数的规则
二进制计数规则当中说
如果是加计数的话
它是这一位以下的这些位
如果都计满了
也就是同为1的时候
那这一位应该翻转
那对于减计数来讲呢
是这一位以下的那些位都是0
都是0的时候
如果脉冲再来
我这一位翻转
代表的是借位
那这两个规则现在
要靠我们来控制脉冲
是否到达来确定
因此我们对刚才
我所说的那两句话
如果进行逻辑式实现的话
就成了这样的实现
CLK UP相与的是
与它相低位的
所有的那些Q相与
而CLK DOWN相与的是
这一位以下的所有的
那些Q’相与
那我们具体的可以拿出
其中的Q2
FF2这个触发器来看一下
CLK2等于什么呢
CLK2等于
可能是加计数
也可能是减计数
所以说你看是加减计数相或
但是加减计数在相或之前
它们要进行各自的处理
处理什么呢
CLK UP是和Q1 Q0相与
CLK DOWN是和Q1’ Q0’相与
然后再来确定我的CLK2是否有
因为一旦CLK2有脉冲
由于FF2现在是T’触发器
也就是T恒等于1的
这么一个接法
那么只要你有脉冲来
我就会翻转
所以我对CLK2进行了
这样的处理
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
