当前课程知识点：数字电子技术基础 > 第六周 > 4.3-2-1 译码器 > Video
同学们现在我们讲另外一个
很重要的中规模集成电路
这个集成电路我们叫译码器
那译码器是什么样的
一个中规模集成电路
首先什么是译码
所谓的译码是指
将每个输入的二进制代码
译成对应的输出高低电平信号
或另外一个代码
所以有时候我们又说
说这个译码器
实际是编码器的一个反操作
大家记得编码器是指
我输入多个可能的输入
输出就是它对应的
每一个输出对应的一个编码
而译码器则是我输入一个编码
输出则输出的是它编码
这个编码所对应的某一个输出
所以这是译码器
但是在定义上面要注意
在译码器当中我们有的时候
说输出的是一位信号
但有的时候输出的
可能是另外一个编码
也就是说输出的不是一个信号
可能是几个信号
那么这几个信号可能
又构成了一种代码
所以这个是我们需要注意的
译码器它所定义的
输出可能是一个信号
也可能是多个信号
构成的一个代码
那么它同样存在
多种类型的译码器
常见我们的叫二进制译码器
其他的还有二十进制译码器
和显示译码器等等
好
那么下面我们一个一个去看
首先介绍一下二进制的译码器
由于我们说译码器
是编码器的一个反操作
所以从它的译码器的
这个中规模集成电路的
设计上来讲也是
同样的对应编码器
我们知道编码器里
有8线3线的编码器
那么译码器里我们
就设计了3线8线译码器
也就是说它的输入
是3线所对应的一个编码
输出可以有8个信号
如这个大家可以
看到的这个图所表达的
那么它所对应的
真值表也很清楚
输入就是一个码000 001
等等对应的一个三位的
二进制的码
而输出可以看到00对应的
就是Y0输入是1
001对应的是Y1输出是1
依此类推最后的11对应的Y7是1
所以由真值表我们
就可以很清楚的看到了
这个译码器它的
工作的一个基本的原理
另外对于译码器来讲
我们在仔细的观察当中
发现了一个规律
因为我们在真值表中发现
对于Y0也就是说叫输出是1的时候
它对应的实际上是输入的一个码
那么如果我们反过来
继续考虑的话在真值表中
Y0实际对应的是一个最小项
大家注意了没有
我们实际上在前面
讲逻辑代数的时候
讲过最小项是什么
所谓最小项实际是
它的输出码的一个组合
那么通过刚才的真值表
我们可以看到
对于输出的每一个Y0Y1一直到Y7
它实际上都对应了
输出的A0A1A2的某一个最小项
那么如果有了这个特点以后
我们就可以发现
大家在逻辑表达式的时候
我们只要把我的需要大的逻辑式
而成最小项和的形式的时候
我们就可以考虑用译码器来实现
这个后面我会
举例子来说明这一点
这个也是译码器的
一个重要的一个应用的特点
最先对于二进制的译码器
人们曾经考虑用二极管
和这个门阵列来去搭建这个译码器
那么这里面就举了一个例子
这就是由二极管和门阵列
组成的一个3线8线的译码器
它的输入A0A1A2
输出是Y0到Y7
然后我们可以看到这里头
每一个输入要么直接进到下面
要么经过了一个反相器进到下面
而对于每一个输出来讲
它实际上经过了输入
要么就是原电位要么就是反电位
然后这个原电位反电位进来以后
和这些二极管
实际上构成了一种与的关系
来表达这个输出
比如我们举例看
比如A0A1A2都是0的时候
那么A0A1A2都是0的时候
经过了反相器以后
它的A0撇A1撇和A2撇
这就是变成高电平
那么这个高电平我们可以看到
如果连下来以后
那么这些高电平比如对于Y0来讲
它经过了一个二极管
联结在一起
他们这个时候我们
通过分析这个用二极管
搭建的与的关系就可以看到
在Y0的时候它的
输出是一个高电平
因为它A0撇A1撇和A2撇
输出的高电平
而VCC经过了这个电阻以后
输出的也是高电平
这样保证了Y0是高电平
而其他的Y1到Y7
则不可能输出高电平
因为它总存在
某一个位置的二极管
接入是低电平
比如说对于Y1来讲
这个时候A0撇接进来了
接进来以后
使得这个地方是低电平
而这是高电平
但是由于这是低电平
使得Y1成为了低电平
依此类推Y1Y2Y3Y4Y5Y6Y7
都会存在某一个二极管
造成这个Y1到Y7是低电平
所以这个就是常规的
搭建了这么一个用二极管和门阵列组成的
一个3线8线的一个译码器
但是这个电路本身
实际是有很大的缺点的
那么这里列出了两点缺点
第一就是电路的输入电阻较低
而且输出电阻较高
那么这个可以看的很清楚
它输入是简单的
A0到A2经过一个这个直接
就进入到它的实际电路当中
所以它的输入电阻较低
输出电阻较高
因为它接的是二极管
二极管它的反向这个输入电阻是很高的
第二我们也看到它的输出的高低电平
的信号发生了偏移
偏离了输入信号的高低电平
原因也很明确
就是因为我的输出信号
说是高电平
但是它经过了一个二极管以后
输出的电压会变化
所以使输出的高低电平信号
都发生了偏移
因此我们就考虑如何用集成电路
来实现这个二进制的译码器
这里我们就举另外一个
用集成电路来实现的译码器
这个芯片的叫74HC138
那么在这个电路当中
主要的这部分从Y0撇到Y7撇
和输入的A0A1A2
这个是它的主要的译码
二进制译码器的逻辑
那么同时在它的输入这个位置上
我们也可以看到
这里存在了几个附加的控制端
包括了S1S2撇和S3撇
另外从这个电路中我们可以看到
它的输出Y0撇到Y7撇
都是以低电平输出
也就是说他们是低电平的时候
输出它的有效信号
那么对于
附加的控制端S1S2撇S3撇
实际上它是一个选通的作用
我们可以看到S1是高电平的时候
S2撇和S3撇都是低电平的时候
那么最终这个S输出
就是一个高电平
那么这个高电平
就把我们的从G0到G7的
这个与非门打开了
那么这个输入到输出的逻辑
可以正常的工作
但如果S1比如它的低电平
或者S2S3
S2撇或者S3撇当中
存在高电平的话
那么输出的S就是低电平
那么它就把这个G0到G7的
与非门的输入给关闭
这样的话它就不可能
使这个电路正常的去工作
所以这个附加的控制端
实际上就是一个选通的作用
这里列出了就是74HC138的
这个功能表或者它的真值表
我们也可以看到有S1的控制
有S2撇加S3撇的控制
那么这些都可以作为
一种附加的输入的
选通端来进行控制
好
那么首先我们已经介绍了
前面的这个二进制的译码器的一个情况
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
