当前课程知识点：数字电子技术基础 > 第十一周 > 10.6.2 用555定时器接成施密特触发器 > Video
用555定时器接成
施密特触发器的应用
我们看一下555定时器
它的主要功能如右表所示
它是通过输入VI1和VI2的电压
来确定了比较器1和比较器2
也就是C1C2它们的输出
从而确定了后端的触发器的输出
然后决定整个的输出
对于一个基本的RS触发器来讲
两个比较器的输出
可以把Q置1或者是置0
我们可以回顾一下基本RS触发器
它有一个置1端
那么另外一个必然是置0端
也就是说对于在555触发器的
内部的这个基本的RS触发器来讲
你如果想置1的话
你要通过比较器2
C2输出为0的时候置1
你如果要置0的话
你只有通过比较器C1的输出
为0的时候才能置0
而当两个比较器的输出
同为1的时候
那这时候触发器
就保持了它原来的状态
这样的功能在功能表当中
予以了明确的描述
555定时器把两个输入端
接成VI之后作为施密特触发器
在应用的过程当中
我们来看一下
它两个门槛电压分别是多少
VT+代表的是输入电压
从低电平往高电平
在变化的过程当中
遇到的门槛电压
VT-代表的是输入电平
从高电平往低电平变化的过程当中
遇到的门槛电压
也就是它们这两个门槛电压
是不同的 它们之间有差值
这个差值就是滞回
那对于这样的一个应用
输入如果是低电平输入是低电平
我们假设它是从0开始
如果输入是0的时候
我们看一下这个电路输出应该是什么
如果输入电平是0的时候
第一个比较器0
和三分之二VCC相比较
小于三分之二VCC
所以第一个比较器的输出是1
第二个比较器输入是0
接在了比较器的正端
而负端接在了三分之一VCC上
也就是说这个时候C2比较器
它的正端小于了负端的值
那这时候应该是多少呢输出
C2比较器的输出应该是0
C2的输出是0
那么它可以把后边的
这个基本RS触发器置1
Q如果是1整个的VO输出就是1
那对于我们来讲
VI是0的时候输出是1
当VI从0开始往上慢慢增长
它增长到哪一个关键值的时候
会使得触发器的Q发生变化呢
VI第一个遇到的
能够改变比较器输出的值
是三分之一VCC
当它增加大于三分之一VCC之后
我们看到C2比较器的输出
开始由刚才的0变成了输出为1
那我们看到C2比较器的输出
由刚才的输出为0变为了输出为1
VI增长当它到三分之一VCC的时候
它可以改变第二个
比较器C2的输出值
它把C2的输出值变成了1
但是它改变这个第二个比较器
输出值的同时并没有改变C1比较器
那这时候两个比较器的输出同为1
两个比较器的输出同为1
对于后端的触发器来讲
这个时候处在保持状态保持什么呢
保持刚才输出为0的时候
输出为1的状态
那也就是说我后续的电路
不会因为你输入电压
上升到了三分之一VCC
而改变我的状态
那么三分之一VCC
显然不是我们的门槛电压VT+
好接着往上增长
接着往上增长的过程当中
由于VI已经大于了三分之一VCC
因此在后续的增长过程当中
比较器2也就是C2
不会再有输出状态的变化
它一直是输出为1
但是VI不仅接在了比较器2的正端
还接在了比较器1的负端
那么这个时候
VI接着往上增长的过程当中
它会遇到另一个基准电压
就是比较器1所接的三分之二VCC
当它的值大于三分之二VCC之后
我们看第一个比较器的值
由刚才的1变为0
第一个比较器的值由刚才的1变为0
那么意味着这个时候
出现了对后端的触发器
置0的那个输入信号
也就是说VI在上升的过程当中
当它遇到三分之二VCC的时候
它会出现使我
后端触发器置0的那个值
VI大于三分之二VCC
比较器1输出为0 Q被置0
Q被置0我的整个VO输出
也就变为了0
那也就是说输入信号
在VI等于0开始
往上变化的过程当中
它遇到的门槛电压值VT+
是三分之二VCC
当它遇到三分之二VCC的时候
电路的输出由过去的1变为了0
好
那么输入电压VI从高电平
往低电平变化的过程当中
遇到的VT-是多少呢
我们看VI从高电平
往低电平变化的过程当中
使电路状态发生转换的那个值
VT- VI如果是高电平
VI如果是高电平
它高于三分之二VCC的话
第一个比较器的输出是0
第二个比较器的输出是1
第一个比较器的0
就确保了我的Q是0
Q是0最后的输出VO是0
VI是高电平的时候
VO是0 VI高电平VO为0的时候
如果VI从高电平往下变化
在变化的过程当中
它会先遇到第一个门槛值
第一个门槛值会改变
第一个比较器的输出
这门槛值是多少呢
是三分之二VCC
因为VI从高电平
从刚才大于三分之二VCC
降到三分之二VCC的时候
第一个比较器C1的输出
会从刚才的0变为1
那么又出现了一个状况就是
C1和C2当你小于三分之二VCC之后
VI的输入值小于三分之二VCC之后
C1C2的值同为1
C1C2的输出值同为1的话
那么后续的这个
基本的RS触发器处在保持状态
保持什么呢
保持刚才输入是高电平的时候
把我的输出值置为0的那个0
保持的是这个状态
那什么时候电路后续会发生变化
那么VI接着往下降
VI在往下降的过程当中
如果低于了三分之一VCC
如果它低于了三分之一VCC
也就遇到了在整个变化当中
第二个比较器的基准电压值
那么它低于三分之一VCC之后
它会把第二个
比较器的输出置为0
而第一个比较器
在你过了三分之二VCC之后
它一直是输出为1不会有变化的
那么第二个比较器的输出的0
会把你的Q置1
也就是会使得你整个的输出变为1
那这时候电路的状态
就从刚才的0变为了1
而这个时候从0到1的变化
是我的输入电平从高电平
往低电平下降的过程当中
遇到的那个门槛电压
这个电压是多少呢
是三分之一VCC
我们通过刚才的分析
把这个输入输出电压之间的关系
用电压转移特性画出来的话
大家看是不是就是这个图
其实我用555关于施密特的应用
就是把输入接在一起的这个应用
它得到的是一个
具有施密特特性的反相器
当我输入是高电平的时候
我输出是低电平
当我输入是低电平的时候
我输出是高电平
而我从低到高和从高到低
遇到的两个不同的门槛电压
是由两个比较器C1C2的
两个比较基准值来确定的
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
