当前课程知识点：数字电子技术基础 > 第九周 > 7.3 RAM的结构和工作原理 > Video
随机存储器RAM
随机存储器RAM
它在工作的时候
就要随时读写
那么它的构成
和我们前边讲的ROM
就有很大的不同
它基本结构如图所示
我们以静态的随机存储器
也就是SRAM为例
根本上来讲它还是由译码器组成
但是这个时候
它把译码器分成了行列译码
行列译码决定在存储矩阵当中
到底要访问哪一些存储单元
那么存储单元确定之后
再通过共用的读写控制电路
进行读写
这是它的基本结构
随机存储RAM
它的核心是我在正常工作的时候
就要求随时的读和写
也就是读写是频繁的
随机存储RAM呢
还有一个特点
是掉电之后内部数据全没了
那么这个呢
我们平常用的多的
比方说我们说的内存条
就是用的这样的形式
那下边我们就把这个基本结构
具体化一下
首先我们看一下这张图
在这张图当中有行译码
列译码还有读写控制
在行译码和列译码
访问的上面这部分是存储矩阵
那我们可以先复习一下前面说到的
关于存储矩阵的一个概念
我们说这样的一个器件
它的存储容量是多少
那我们看一下这个器件
它的地址线有多少
地址线
行地址线有六条
列地址线有四条
那么就是一共是十条地址线
在读写控制部分
能够同时读写的是四位数据
所以这个容量
应该是2的10次方乘以4
2的10次方
也就是我们常说的1K
1024乘以4
这是它的基本结构
那它怎么实现了
这个行列来确定某一个字的呢
我们看一下这个图
行地址译码器
和列地址译码器
仍然分别采用我们前面的
最小项译码器
那么行地址译码有六条地址线
所以大家看这儿
行地址译码器
输出的行线是64条
也就是2的六次方
那列地址译码呢
在这个地方
下边有四条地址线
所以列地址译码
它输出的这个地址线
是2的4次方16条
大家看标号Y0到Y15
好 有了这样的一个关系之后
我们看假设现在
我给的地址是00000
就是全部都是0
十位地址线全是0的话
我选择的到底是存储矩阵当中的
哪些存储单元
如果是00000的话
如果从高位读下来的
六位是0的话
那么行地址译码当中
应该对应的是X0为1
而其他的行线都为0
那行线上为1的话
大家可以看到
最上边一行的这些单元
存储矩阵的单元
就都会被选中
这是1 那它就都会被选中
那么再往下
由于我的地址全部都是零
所以除了高六位是0之外
下边的四位也是0
那就是说从A3到A0也是0
A3到A0如果是0的话
对应的是Y0这条地址线为1
而其他的地址线都为0
Y0这条地址线为1的话
我们顺着这条线过来
能够看到的是
对应的是这边
这几个场效应管都导通
而这个场效应管导通
对应上来是这四列
那是不是就是行线和列线
交叉点上的
在这个图上
最左上角的四个单元
就被选通了
如果这四个单元被选通
通过我们看到的列线控制的
这个场效应管
就直接接在了我们这张图
右下方的这四个读写控制器
四个读写控制器
又直接和外面的IO相连
所以通过行列交叉的确定
有四个单元会被选中
也就意味着我这个存储矩阵
每一个字当中是有四位的
而有多少个字呢
取决于我自变量有多少
而自变量是有十个地址线
所以是有2的10次方
也就是我们前面讲了1024个字
这样的一个结构
确定了我在任何时候
都可以通过行列地址
去访问我想访问的那个字
也就是四位数据
然后进行读写
那现在呢
在这个框图当中
每一个单元存储单元
都是以一个方框来表达的
这个方框的意思是说
我能够存储0/1
还能够根据你的需要写0/1
大家还记得这样的一段描述
其实和我们前面讲
触发器的时候的描述完全一致
触发器的存储原理
是一位触发器
它的存储原理
就是利用了门电路
两个首尾相连反相器的
一个正反馈
那么在这个正反馈的作用下
我们知道这样的一个电路
它的工作点
是按照下边这个电压传输特性曲线
所确定这三个点的
中间的两个点
而中间那个点是不会稳定工作的
一旦这个电路稳定就会
不是保持在1 就是保持在0
那么它就实现了一个
存储0/1的这么一个效果
那根据我们前边学到的这个原理
我们再把刚才电路当中
一个一个的方块进行替代的话
就有了最经典的六管的
COMS工艺的SRAM
我们一起看这个图
所谓六管是指的每一个存储单元
就是这个方框当中
是由T1 T2 T3 T4 T5 T6
这六个管子一起构成了
一个存储单元
而这六个管子当中
其实只有四个管子
是用于存储的
T1到T4管为基本存储单元
因为我们看T1到T4管
实际上实现的
是不是就是我们刚才前面说的
两个反相器首尾相连的结构
大家看T1和T2构成一个反相器
T3和T4构成一个反相器
然后他们首尾相连
就构成了前面说的
能够存储的这么一个基本单元
那我如何来访问这个基本单元呢
如何把我的数据写进来
因为我们知道写进来之后
在你不断电的情况下
那两个首尾相连的反相器
可以帮你保持住
你写进来的0和1
但是如何写进来呢
如何读出去呢
我们看一下首先当行线
被选通的时候
也就是X{\fs10}i{\r}等于1的时候
T5 T6导通
T5 T6导通之后
这个首尾相连的反相器
构成的基本存储单元当中的
Q和Q’
就分别与B{\fs10}j{\r}和B'{\fs10}j{\r}相连
那这个时候
这个数据到底有没有
最后被送到IO口呢
要取决于Y{\fs10}j{\r}
这个时候是不是被选中
那么Y{\fs10}j{\r}等于1的时候
所在的列被选中
那这个时候刚才已经被连通的
已经被连通的Q’Q
这个时候已经在了B{\fs10}j{\r}和B'{\fs10}j{\r}上
那连下来
第i行第j列的单元
就确定了
这个两个首尾相连的
基本的存储单元
这个时候就可以与外界的
缓冲器相连
那么与外界缓冲器相连之后
它到底要进行的读操作
还是写操作呢
首先需要的是这个芯片
就是我们经常说的是
CS’要等于0
因为CS’是整个芯片
是否被选中
CS’如果等于0的情况下
我们看它到底与缓冲器相连之后
进行读还是写
就取决于我们看到的是R/W’
这是一个读写信号
这个整个这是一个信号
这个信号当它等于1的时候
它表示是要读数据
也就是它通过缓冲器
希望从把Q和Q’拿出来
那我们看一下
如果R/W’等于1
那A1这个三态门被选通
而这个时候
A2和A3却是截止的
我们知道三态门有一个特点
就是保持物理连接
但是电气连接不同
由于它三态没有被选通
那A2 A3此时相当于断开
A1导通之后
相当于把B{\fs10}j{\r}上的数据读了出来
如果R/W’等于0
那这个时候呢反过来
A1截止
而A2 A3导通
A2 A3要是导通的话
这个时候通过外界
可以把IO的数据
同时送到两个反相器的输入
也就是我把数据写进来
通过这样的一个访问
你能看到
它其实就是通过了一个
地址的行列译码
还有一个读写控制
能够随时的对我存储单元当中的
这个触发器进行读写
因此RAM具备
在任何时候
能够随时读写的性能
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
