当前课程知识点：数字电子技术基础 > 第七周 > 5.4-1-3 脉冲触发的触发器--主从JK触发器 > Video
在主从结构的SR
脉冲触发器的基础上
加入两个大反馈线
加入这两个大反馈线的目的
是想解除原有的约束条件
也就是说希望S和R同为1
那么经过这样的改变
也就是希望J和K同为1的时候
我仍然希望
触发器的输出是确定的
那我们现在呢
先把这个电路封装起来
如果是J K触发器
由于它仍然采用的是主从结构
那么我们再复习一下
刚才我们的封装图
它说的是什么呢
是 这是一个主从的脉冲结构
所以我在这边有直角符号
那么这个电路呢
主触发器是高电平触发
从触发器是低电平触发
因此我在前端
画这个CLK信号的时候
表达的是主触发器的
还是高电平
由于电路进行了改变
刚才的S和R
现在变成了JK
但是它们和CLK信号之间的
耦合控制关系没有变
那就是说CLK信号
仍然会去控制J和K
什么时候能够写入
因此标识成这样的符号
我们标识成这样的符号之后
下边我们来看一下
这个电路
到底是怎么解除了约束
那么在J和K
分别取值10、 01、 00、 11的时候
它们都是怎么工作的
那下边我们来看一下
J和K的四种组合情况下
主从JK触发器
是如何写入新值的
若J=1 K=0
那么在CLK=1的时候
也就是主触发器打开期间
J和K的值
可以影响主触发器的输出
由于从触发器的输出作为反馈
引回到了主触发器的输入
因此我们会发现这么一件事
说如果你刚才
这个触发器的
所存的数是1的话
那这个1回到了R端
而Q'的0会回到S端
那意味着什么呢
意味着如果刚才你触发器的值
就是1 0的话
其实当你再给写1的值
也就是J=1 K=0的值的时候
它不会再写一遍
因为这个时候Q'的0
和J=1,相"与"之后还是0
而你K=0和Q=1，相“与”是
那么S和R同为0
那主触发器就是
保持刚才的那个值
也就是说当JK触发器
刚才的值就是1 0的时候
那你再想写入1 0
它电路不会再写一遍
它就是保持刚才的值
那如果反过来
刚才的值是0
那就是说Q=0 Q'=1
如果Q=0 Q'=1
我们顺着这个信号线走一下
Q要是等于0的话
0和你写0的K信号
K是等于0的这个信号
相“与”之后R=0
而Q'=1
跟你刚才要写1的这个信号
J=1
回来的这个信号是1
相“与”之后S=1
那么S=1 R=0
这样的一个组合
会使得在CLK=1期间
它会把主触发器置为1
如果主触发器置为1了
当你CLK从1变0
下降沿到达的时候
那是不是就会把你置的这个值
就写到了从触发器的输出呢
所以J=1 K=0
那么在一个周期之后
它会在这个周期内
下降沿到达的时候
把你的从触发器置成1
那么当J=0 K=1呢
反过来
J要是等于0 K等于1
J=0 K=1
对于刚才SR锁存器的演化来看
它其实就是说我想清零了
如果我想清零
它一样面临着刚才说的问题
如果我触发器
刚才就是存的是零
那么如果我触发器存在的是零
大家看一下 J=0 K=1
如果我存的是0的话
Q这个0又回到了
跟K相“与” 还是0
而J是0和Q'等于1相“与”是0
那就是说
我刚才如果已经存了0的话
你JK要让我写入0的时候
其实我就是保持
但是如果你刚才的值是1
那就说Q=1
过来和K相“与”之后为1
Q'是0
和J=0相“与”之后是0
那这个时候主触发器会写入0
那主触发器写入0之后
在CLK从高电平变为低电平
也就是下降沿出现的时候
那从触发器
就会把你主触发器的0
也写过来
那么这是置1和置0的两个情况
那如果是J=0 K=0呢
J=0 K=0
无论你刚才触发器的值是什么
它们返回
交叉返回之后
和两个0分别相“与”
都使得S和R同为0
SR同为0
那对于我们的一个触发器来讲
我们知道它就是保持
所以即便过一个周期
有下降沿出现
它还是保持过去的（质量）
那么我们最关心的
一个是什么呢
是通过这样的反馈连接之后
J=1 K=1的时候
能不能解除约束
我们看J=1 K=1
J=1 K=1的时候
CLK=1
CLK=1的期间
由于Q和Q'
一定是相反回来
跟JK两个一相“与”
那就意味着过去的值
如果你是1 0的话
经过这样的交叉反馈之后
你写入的值就是0 1
如果过去Q和Q'是0 1的话
通过交叉反馈
写回来的值就会是1 0
那也就是说通过这样的
一个交叉反馈
当我的J和K同为1的时候
我解除了过去的约束
我使得我的电路除了能够
置1 置0保持之外
还多了一个功能
对过去状态的取反
那我们来看一下
通过刚才这个电路的
这样的一个连接
我们把一个主从的SR触发器
改变成了
主从的JK的脉冲触发器
那么这样的一个改变
并没有改变掉
它保持置1 置0的功能
是在过去这三个功能之上
又加了一个
是接除约束条件
当出现J和K同为1的时候
我的触发器会对过去的值取反
那么由于它基本的结构没有动
仍然是主从的这样的结构
因此它的触发特性没有变化
还是脉冲触发的特性
过去是下降沿触发的电路
现在仍然是下降沿的触发
唯一的变化就是
下面的这个约束条件消失了
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
