当前课程知识点：数字电子技术基础 > 第七周 > 5.2 基本RS锁存器 > Video
来看一个由"或非"门
首尾相连之后
构成的一个基本的RS触发器
我们也把它叫做RS锁存器
首先这个电路
是由刚才的两个反相器
变化而来
它的目的很明显
它就是为了引入
我能够写入0 1的两个数据端口
VI1和VI2
我们想如果在VI1和VI2都为0的情况下
这两个或非门
就又退化成了
两个反相器
成了刚才首尾相连的反相器
它就存储了你写入的0信号
或者写入的1信号
那么这个电路
我要写入1或者写入0怎么写呢
我们对这个电路稍做整理
由于他是存储一位的二进制数
所以我们把这一位二进制数的
所存储的叫做Q
相反的叫做Q'
那么现在我通过这两个数据输入端
想要把数据写进来
由于它是"或非"门构成的电路
那RD'=1的时候
我的Q是等于零的
也就是说RD取了Reset Direct
这个词它的意思是说
我直接的对你作存储的数据置0
当我置0的时候
下边的这个信号SD
它应该是等于0的
RD=1;SD=0的时候
我写进来的数是0和1
反之如果我想把我的Q置1
Q'为零的话
那我应该是SD也就是Set Direct
等于1
那这个时候
Q'=0
与此同时
RD是等于0的
那么它们两个一起
确保了我的Q是等于1的
也就是说通过SD可以置1
通过RD可以置0
那么如果有了这样的一个
电路结构是不是就可以说
我能够根据我的需要
通过SD和RD置1和置0了
当我置完1或0之后
SD和RD回到0信号
那么这时候
这个电路结构
就又蜕变成了刚才我们说的
两个反相器首尾相连
那刚才被置入的数
就让这个基本的RS锁存器保存了下来
那我们把这个电路赶紧封装装来
因为在这个电路当中
如果是直接放在电路当中的话
我们会发现它出现了一个
我们在组合电路当中的设计大忌
在组合电路当中我们说
千万不要把你的组合电路的输出
再次回到输入
再参与运算
我们说那叫异步大回环
但是在时序电路当中
在触发器这一章当中
它恰恰是利用了这一点
但是这一定只能出现在触发器的内部
所以我们赶紧把它封装起来
封装起来之后
这就是SR锁存器
这个锁存器它的基本结构
就是我们看到的
这个正反馈的结构
它的基本工作原理
如我们刚才
说它可以通过SD置1
可以通过RD置0
当SD和RD都不置1不置0
都同为0的时候
那我保持过去的状态
那这就是基本的RS锁存器
基本的RS锁存器
从电路功能上来讲
已经能够自行的保持零1
而且能够根据需要
写入0/1
但是在所有的分析的时候
我们注意到了这么一点
我们没有分析SD和RD同为1的情况
因为你作为一个电路的设计者和使用者
你脑子要清楚
清楚什么呢
你想置1的时候
不应该有置0信号出现
同时你想置0的时候
也不应该有置1信号出现
否则Q和Q'就会不满足
你所说的成反的这个状态
那么我们如果再对这个电路
进行真值表的整理
我们也会发现
这个电路它在输入和输出端
都出现了我们的Q和Q'
那怎么说呢
是不是这样说
说在这个电路当中
我的输出也就是Q*
电路的新状态
或者叫电路的次态
是取决于电路的现态Q的
那么当SD和RD同为0的时候
你会问说
电路过去是什么呀
SD RD同为0的时候
电路过去是什么
我现在就还是什么
而电路出现SD=1;RD=0的时候
无论电路过去状态是什么
它都会被置1
同里当我的电路SD=0
RD=1的时候
无论电路过去是什么
我都会被清零
这样的一张表
其实类似于我们在组合电路当中的真值表
但是它有一点不同
它第一次引入了时间的概念
这个时间概念是说
Q和Q*出现的
这个Q和Q*
你会发现它同样在物理连接上
是同一个端
但是它在真值表当中
不仅出现在了输出端
还出现在了输入端
这是时序电路和组合电路
最大的一个不同
在这张表中还同时反应了
刚才我们所说的
那个混乱状态
什么是混乱的状态呢
我们看当SD和RD
同为1的时候
SD RD同为1的时候
如果单从电路结构上来讲
其实你的Q和Q’
是明确的知道
它们是等于0
那么明确的知道
其实从电路的表达上来讲
我就应该写0没问题
就应该写0
但是在写0的时候
如果我的SD和RD
同时出现撤离
我请问会有什么情况发生
什么叫同时出现撤离
比方说现在SD和RD同为1
SD和RD同为1
它把Q和Q'
同时置为了0
那么与此同时
SD和RD
如果同时从1变回0
也就是说从置数变成了一个保持状态
那么当它同变为0的时候
你会发现SD等于0
RD等于0
Q和Q'又都是0
那这时候两个或非门
就出现了竞争的状态
那就是哪个信号跑的快
谁先出现了1
它就会把另外一个保持为0
那这时候就出现了"不定"
所谓"不定"是指
SD和RD同为1的时候
同时消失
而Q*不定
因此我们在正常工作的情况下
请你务必清醒
想置1的时候
那么置0的那个信号
就一定要为0
想置零的时候
置1的那个信号
一定要为0
不要同时出现
这也是我们应该要遵循的一个约束条件
这就是基本的RS锁存器
那么这个基本的RS锁存器
如果我们来讨论它的动作特点的话
你可以看到
它的动作特点是说
在任何时间
输入都能够直接改变输出的状态
在任何时间
只要输入有变化
在输出都能反应出来
这就是它的动作特点
那我们换一个实现方式
什么方式呢
刚才是用的“或非”门
其实我们也可以用“与非”门
那我们现在看一下这个例子
用两个“与非”门
还是构成基本的RS锁存器
那么经过这样的构造之后
现在SD'为0的时候可以置1
RD'为0的时候可以清零
同样它也存在约束条件
SD'和RD'
不要同为0
其实跟刚才的约束条件是一样的
那我们看一下
在这种情况下SD'和RD'的任何组合
都会反应在我的Q和Q'上
我们看一下对于这个电路来讲
SD'是等于0的时候
是置1信号
RD'等于0的时候
是清零信号
我们根据它们在电路波形当中的
一个组合
你能够清楚的画出
它每一次是怎么改变它的输出的
同样我们也建议大家
画波形的时候
可以假定触发器的
初态是0
如果假定触发器的初态Q是0
那Q'就是1
假定这种状况的话
我们来进行分析
你看第一个时刻组合
是SD'等于1
RD'等于0
那么我还保持这个零
下一步时刻
SD'和RD'分别都为1
那么我保持刚才的零
接着继续
那么最头疼的一个部分
出现在了这
SD'和RD'同时为零了
也就是说它没有遵循
我们的约束条件
SD'和RD'同为零的时候
对于与"非门"构成的锁存器来讲
其实Q和Q'是同为1的
Q和Q'同为1
它是确定的会在电路当中出现
那好我们再看下一个时刻
下一个时刻
SD'和RD'
并没有出现同时的撤离
也就是说
SD反和RD反没有同时返回1
而是RD反保持了一段时间0
那么这个时候就会使得
我刚才Q和Q'同为1之后
Q又会在RD'为0的清零
好 因此它并没有
在电路图当中
真的出现我们所谓的不定
而仅仅是出现了
我们看到的矛盾
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
