当前课程知识点：数字电子技术基础 > 第十一周 > 10.6.3 用556定时器接成单稳态触发器 > Video
555定时器还可以
有关于单稳态触发器的一个应用
当它被应用成
单稳态触发器的时候
它的外部连线如图所示
我们看到首先它的
第一个比较器的输入VI1
和我的OC门的输出
也就是OC门TD管的输出
上拉通过R1上拉到VCC
这个输出接在了一起
接在一起之后
它们还通过一个电容C接地
这是第一个接线第二个接线
第二个比较器的C2的输入
也就是VI2把它拉出来
作为整个单稳态触发器的输入
那我们知道单稳态触发器的
输入就是触发信号
经过这样接线之后
它实现了单稳态触发器
我们回顾一下单稳态触发器
它的特性是什么
单稳态触发器是
在外界输入信号的触发之下
从原本的稳态进入暂稳态
而且在暂稳态待一段时间之后
能够自行返回稳态
且它在暂稳态所待的时间
取决于电路内部的参数
这个是我们说的单稳态触发器
它的一个外部的电特性
那这个电路我们下边来分析一下
它实现的单稳态触发器
是靠什么样的信号触发
触发之后时间常数是多少
先来分析它的稳态
在稳态的时候没有触发信号
没有触发信号对于这个电路来讲
它希望的是VI是高电平
VI是高电平的情况下
对于C2比较器而言输出是1
C2比较器输出是1
那问你Q是多少
那我们现在就要来看
C2比较器的输出是1
它不能够控制Q是多少
它只能问C1比较器的输出是多少
C1比较器的输出是多少
和C2比较器的输出一起
确定Q和Q’的值
从而确定输出的值
但是我们来看一下
C1比较器的输出
C1比较器的输出取决于VC
也就是电容上它的这个电压值
和我第一个比较器
三分之二VCC之间做比较
如果上电之后电容上没有电荷
那第一个比较器它的输出是多少呢
三分之二VCC与0相比
显然输出也是1
第一个比较器的输出是1
刚才第二个比较器在稳态的时候
没有触发器信号的时候也是1
两个1对于后边的触发器来讲
这个触发器处在保持状态
那它保持什么呢
保持的是上电之后触发器的初值
但我们都知道上电的时候
触发器的初值可不一定
有可能是0也有可能是1
如果通电之后Q是0
保持的是这个0 那这个0会使得
我们的TD管是导通的
这个0取反之后是1使TD管导通
TD管要是导通
就能确保电容上是没有电荷的
这个确保就使得
两个比较器的
输出的1能够长期稳定
那也就是说上电之后
如果我的输入信号是高电平
只要大于三分之一VCC即可
那么遇到初值Q是0的时候
那我保持住了这个初值Q就是0
还有一种情况Q为1
上电之后Q为1上电之后Q为1
TD管是截止的
即便上电之后电容上
是没有电荷的
但是TD管的截止会使得
电源VCC会通过R1对C进行充电
电源VCC通过R1对C进行充电
会抬高VC的电平
抬高到多少呢
抬高到三分之二VCC的时候
我们知道电路会发生转换了
因为如果VC这个值
大于三分之二VCC的话
它会出现对Q置0的值
也就是C1第一个比较器C1会出现0
这个0会把Q置0
而Q置0会把我们刚才
截止的TD管导通它一旦导通
刚才充电的那个过程停止了
不仅充电的过程停止
电容C还会通过TD的导通
把刚才充到三分之二VCC的
电荷再放回来
那么放到多少呢
放到电容C放电C开始放电
那C放电会把刚才充上
三分之二VCC的这个电位会降下来
当它降得低于三分之二VCC的时候
第一个比较器又从刚才的0回到了1
而第二个比较器还保持是1
那两个1这个时候
就会把刚才置的
那个0给保持下来了
也就是说当我的555定时器
通过这样的外接线变成单稳的时候
无论上电之后
内部的触发器的初值是多少
它都会经过一段时间之后
成了一个初值Q是0
也就是整个的输出是0的一个状况
所以对于555关于
单稳态触发器的一个应用
它是输入是高电平的时候
输出是低电平是一个稳定态
输入是高电平
那触发信号就一定是
从高电平向低电平的一个跳变
输入是高电平 输出是0 TD导通
这是我们的稳态
那么触发的时候它就会是通过
一个下跳的边沿进行触发
我们来看一下触发之后
会发生什么事情
只要VI往下跳变
降至三分之一VCC以下
如果VI往下跳变
降至三分之一VCC以下
它会使得我们的
第二个比较器输出为0
而第二个比较器的
输出为0会使Q为1
Q为1会使TD截止
TD截止电容C开始充电
我们来把这个逻辑值
理一下的话是输入从高电平
往低电平跳变使得
C2比较器的输出值为0
C2比较器输出为0Q为1
Q为1整个的输出为1
也就是我从电路刚才稳态为0
进入了暂稳态为1的状态
而暂稳态为1开始的时候
TD管由于Q为1TD管截止
TD管截止那么这个时候
C开始充电C开始充电
由于C的充电会影响VC的电平
而VC的电平和谁比较呢
和C1比较器的三分之二VCC比较
那也就是说
如果我上边没有电荷开始往上充
在充到三分之二VCC之前
我不会对电路后续状态进行推动
因为我充到三分之二VCC之前
它不会改变比较器1的输出
如果它不会改变比较器1的输出
它也就没有能力改变Q的值
当我充电充至三分之二VCC的时候
那么这个时候
C1从刚才的1会变为0
而这个0会控制我的Q也变为0
大家要注意这么一件事
我希望当我想
通过电容上的
这个电位来改变Q的时候
那么另一端VI
我希望你放弃对Q的控制
也就是说你应该这个时候
从低电平已经回到高电平
因为VI作为单稳态
触发器的触发信号
触发完了之后任务就完成
它应该不去影响我电路
在暂稳态待的时间长短
所以我们现在
先假设一个这个时候
VI已经回到了高于三分之一VCC
也就是回到了稳态的时候
VC充电至三分之二VCC之后
出现了第一个比较器C1输出为0
而把Q置0也就是说当我
充至三分之二VCC的时候
我使得第一个比较器的输出为0
而第一个比较器的输出为0
会使得我的Q为0
而Q为0就使得我整个的输出VO
从刚才暂稳态输出的1
变回了我在稳态的0
那么这就是电路从进入暂稳态
到暂稳态持续一段时间
再回到稳态的分析过程
而在这个过程当中
当它回到稳态之后
一旦回到稳态Q为0的话
那么TD管会导通
TD管一旦导通充电结束
不仅充电结束
刚才通过充电
在电容上积攒电荷使得VC上升到了
三分之二VCC的这一些电荷
会通过TD管导通放电
而且一直会把这个电荷都放没了
因为我电路在稳态
也就是TD管始终是导通的
给C两端始终接有一个回路
那这时候电路回到了稳态
所以在分析这个过程当中
我们看到了它是
通过VI来使电路进入暂稳态
而且暂稳态待多长时间
取决于电容上从没有电荷
一直花多长时间
充到三分之二VCC
那经过这样的描述
我们把波形图画出来的话
大家看是不是这样
输入VI平常应该是高电平
也就是稳态的时候应该是高电平
它是高电平的时候
输出VO是低电平
什么是触发
VI从高电平往低电平
有一个负跳变沿的跳变
这个跳变会使得VO
从低电平变为高电平
从低电平变为高电平
这个时候我们来看VC
VC在我稳态的时候
由于TD管是饱和导通
所以我的两端压差也就是TD管的
饱和导通压降很小接近于0
所以VC是一个几乎为0的
这么一个电平值
而当你进入暂稳态之后TD管截止
TD管截止意味着VC
这个时候电容C
会通过VCCR1进行充电
这个充电的过程当中
都是我暂稳态的过程
而什么时候我的暂稳态结束呢
就是我的电容从刚才的
这个几乎为0的这个值
一直充到了多少
三分之二VCC的时候
因为当我充到三分之二VCC的时候
我知道不仅我的电路回到了稳态
也就是输出为0了
而且这个三极管又导通了
那这时候
就会有一个迅速的放电过程
使得我的电容上的电荷
又被放光了
我们刚才分析的这个过程
就明确了暂稳态待的时间长短
是取决于电容C
这个充电的时间长短
好
我们把这个值算出来
我们看到说
我充电的起始值几乎为0
我充到三分之二VCC
而我如果分析电路的稳态
它应该最后的稳态值是充到VCC
那我能算出来
tw就等于这么一个值
那现在呢我来问一个问题
刚才我们在分析的时候
都有一个假设说我希望
当我的电路进入暂稳态之后
我把控制权交给电容C
通过电容C来控制我的电路
在暂稳态能待多长时间
如果我把控制权
交给了电容C的充电过程
就意味着我的另一个控制端
就是我的触发控制端
应该要放弃对我输出的控制
通过前面的分析我们知道
这个宽度要求是你应该
要窄于我的在暂稳态待的时间长短
那我问一个问题
如果VI的宽度
宽于我们的暂稳态时间
应该如何处理
这是第一个问题
接着我们再问一句
这个电路是否可以重复触发
这个电路是不是可以重复触发
它的解读应该是说
我在暂稳态期间
也就是我的VC在充电期间
我能不能够响应
我的输入信号VI的第二个触发
而且以我的第二个触发
为起点来重新计时
我们来看一下这个波形
在稳态的时候
VI是高电平VO是低电平TD导通
所以VC上没有电荷
那在触发之后呢
触发之后是你触发完了之后
TD管截止
这个时候我利用电容充电的过程
利用RC这个时间常数
来控制我整个在暂稳态
所待的时间长短
那么我们看一下
对于这个电路来讲
如果在我暂稳态期间
你又来了第二个触发信号
其实这个暂稳态本身没有变化
因为我要是要开始
第二个暂稳态计时的话
我还是充电过程
所不同的在于
当我进入暂稳态之后
我的电容开始充电之后
我上边的电荷不到返回稳态
我是不能清空的
那么当你再来一个触发信号
我也不会把我上面的积攒的电荷
给放掉再重新计时这是这个电路
不能重复触发存在的问题
如果我能够做到
我每一次触发
都把电容上的电荷清掉
以此开始计时
那是不是就实现了重复触发呢
大家下去可以想一想
怎么改变设计
来让这个电路能够实现重复触发
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
