当前课程知识点：数字电子技术基础 > 第七周 > 5.5 边沿触发的触发器 > Video
我们前边介绍了
主从结构的脉冲触发器
主从结构的脉冲触发器
我们的目标是希望
我的Q和Q'
也就是触发器的次态
在每一个触发脉冲当中
都只在触发脉冲的边沿
就是上升沿
或者下降沿的时候动作
从前面的分析我们知道
它确实实现了这样的一个功能
但是由于主从结构的脉冲触发器
“主触发器”在某一个电平值的时候
是打开的
因此我们发现虽然说
我的Q和Q'
只在某一个边沿翻转
但是我却要分析
在“主触发器”打开的
全部那个时间内
它对“主触发器”的影响
换句话讲它是从输出Q和Q'
看上去翻转动作是跟边沿相关
但是如何翻转
却是和电平那段时间打开的
数据进入情况相关
那我们有没有办法
构成一个真正的边沿触发器呢
我们说真正的边沿触发器
我们希望这样
希望触发器的次态
也就是触发器的输出的每一次翻转
仅仅取决于CLK
也就是触发脉冲的上升沿
或者下降沿
这个时候所读取的数据信号
我们不希望说在一个电平时间内
我都需要去分析它
这样不仅简化了分析
也使得我们电路
抗干扰的能力增强了
那么关于边沿触发的触发器
有多种构成
其实前边我们已经讲了一种
这种就是我们说的
主从结构的脉冲的D触发器
用两个电平触发的D触发器组成的
它确实是主从结构
也是脉冲触发
但是它也表现出了
真正的边沿特性
原因在于电平触发的D触发器
当它在（时钟）打开的时候
也就是满足电平触发的情况下
它的Q始终是跟随D的
那它一直跟随到什么时候
一直跟随到这个时钟关闭的时候
那这个时钟脉冲关闭
就意味着边沿的出现
我们看一下这个图
在这个图当中
你看一下“主触发器”
是CLK等于0的时候打开
CLK等于0那我过来之后
如果打开的话
G1就始终跟随D
而此时CLK等于0的话
从触发器是关闭的
那最后从触发器所取的
“主触发器”的值
取的最后的值是什么时候呢
是CLK等于0变成1
之前的那一时刻
它所读进来的值
由于这种跟随
由于D触发器的这种
Q跟随D的这种特性
使得它屏蔽了在CLK等于0
这个“主触发器”打开这个期间
前边D所有的变化
那么这是D触发器独有的
但是如果换了
是RS触发器
是JK触发器
我们知道“主触发器”最后时刻的
数据输入
并不能决定“主触发器”的输出
因此我们就得往前倒
那么就带来了
我们主从结构的脉冲触发器的
我们说它并不是在最后时刻的数据
决定输出的特性
那么边沿出发的D触发器
这是一种构成形式
除了这种构成形式之外
还有其他多种形式
那下边呢
我们再看一个
利用COMS传输门的边沿触发器
利用COMS传输门的边沿触发器
它的结构如图所示
在这个图当中
我们看到它采用了
四个COMS传输门的结构
那我们稍微回顾一下
COMS传输门它的功能
我们以这个一个传输门TG1为例
这个传输门它如何工作呢
它是说如果满足
C'等于1 C等于0的情况下
这个TG1就应该是闭合
否则的话TG1是打开的
那么TG1打开
就相当于输入信号D
和我电路的内部
这个地方断开了
那么照此分析我们看
图上我把两个控制信号相同的
TG1和TG4
把它用绿色的边框表达出来
而TG2和TG3呢
两个用红色标记的
它们的控制信号是相同
那也就是说当C等于0
C'等于1的时候
TG1和TG4
这两个传输门是闭合的
那我们看一下这个电路如何工作
CLK等于0 CLK等于0
CLK要是等于0的话
C'等于1 C等于0
那TG1和TG4导通
TG1和TG4导通
TG2 TG3断开
那么这时候我们看
Q1反就等于D反
而Q1就等于D
也就是说对于这个电路来讲
前端的 前端的Q1
就是取的这个输入信号D
那我们看后边一部分
在CLK等于0的时候
TG3断开 TG4导通
TG3断开之后 TG4导通
使得G3 G4
两个反相器首尾相连
那么这个时候反馈通路导通
这是一个锁存器
最基本的存储结构
我们前面有所分析
那么也就是说这个时候
后端的这个FF2
整个电路是自锁的
那就是Q保持过去是什么值
它就保持什么值
那是CLK等于0的时候
那我们看如果这个时候
CLK从0变1
也就意味着上升沿的到达
CLK上升沿到达的时候
刚才闭合的绿色的两个
COMS传输门这个时候会断开
而刚才断开的两个传输门
TG2和TG3会闭合
那么这时候前后两个部分的
工作状态发生了对调
我们看到当CLK上升沿到达后
TG1断开 TG2导通
那么这时候呢
前边一部分的FF1
就保持了刚才D信号
最后给进来的那个值
而后边一部分TG3
TG3一旦导通
TG4断开
那么刚才存下来的那个值
就会经由TG3 经由G3 G4
输出到Q和Q'
那也就是说对于我们来讲
CLK等于0的时候
它会从外面读值
但是真的读到是哪一个值呢
是CLK上升沿到达前
最后锁存进来的那个值
那我们看到的是
读进来的值
那这时候如果在CLK等于1的期间
由于TG2 TG3始终是导通的
TG1 TG4始终是断开的
那这时候电路不会从外界
去读信号
它所输出的信号
就是刚才你锁存进来的Q1反和Q1
那么我的电路在CLK等于1期间
不会发生变化
那在CLK从1变0的情况下呢
从1变0的情况我们看一下
当我的CLK从1变0
也就是下降沿出现了
我们看下降沿出现的时候
电路内部的四个COMS传输门
它们的工作状态再一次倒换
倒换成什么呢
倒换成了TG1导通
TG4导通
而TG2 TG3断开
那么它又回到哪儿
回到了刚才我们分析的
第一种状况
也就是说再一次从外边读数据
后边锁存不会变
那么也就是分析下来之后
我们发现一个完整的周期
CLK从0到1
又从1回到0
那么完整的一个周期下来
我整个触发器能发生变化的时刻
就在CLK上升沿时刻
而且我所发生变化的依据
就是在上升沿到达之前
最后的那个数据
这是用COMS传输门构成的
边沿触发器
那我们把这个电路
列出它的状态表
我们可以看到是这样
我们说这个电路
如果CLK是个电平值
那无论你是什么的电平值
我的Q都保持过去的值
这是一个锁存的状态
那当CLK上升沿到达的时候
我的次态会根据你的数据
发生变化
这就是利用COMS传输门构成的
边沿触发器
那我们把这个触发器
把这个触发器如果予以封装
它所得到的性能和前边
我用两个电平的D触发器
构成的边沿触发器是一致的
那我们在画这个图的时候
封装的
用什么来表达它的边沿呢
我们大家看下边这个图
下边这个电路图当中
除了刚才的原有的电路之外
还引入了两个端
一个是SD 一个是RD
如果大家还记得起来
我们前边在讲过
同步 异步概念的话
你能知道说这两个端是异步的
置1端和置0端
那它在图中是怎么表达呢
大家看一下
在图中表达的时候
由于它是异步的置1 置0
所以它跟CLK信号之间
没有控制和耦合
是直接的标S和R
那刚才我们的D信号和CLK
具备边沿触发特性
当我们在标边沿触发的时候
是在C1前边有一个三角
这个三角代表的是边沿
那这就是一个边沿的
触发特性的
具有异步置1和置0端的
这么一个封装完毕的器件
那我们说对于边沿的
触发器来讲
要说它的动作特点的话
我们不用去画波形图
来跟大家解释
就是一句话
我们说Q的次态
取决于边沿到达时候的数据信号
那大家看到
我在这里把CLK上升沿
都打了一个括号
或下降沿
以这个图为例
如果我把CLK这个信号
我把CLK这个信号引进来的时候
把两个调换一下
控制信号调换一下
那么它就可以成一个下降沿
我想大家也想的出来
这个图怎么改
那如果变成下降沿之后
在封装的时候大家注意
它应该是在CLK引入的时候
在这个三角前面加一个圈
因为我们所有的逻辑电路图当中
当取反的时候
是用一个圈来表达
-0.1 数字量和模拟量
--Video
-0.2 电子技术的发展历程
--Video
-0.3 课程的基本任务
--Video
-1.1 信息与编码
--Video
-1.2 二进制的补码
--Video
-1.3 二进制补码运算的符号位
--Video
-1.4 二进制的编码
--Video
-1.5 用电压来表达信息
--Video
-1.6 电压信号的离散化
--Video
-2.1 逻辑代数概述
--Video
-2.2 逻辑代数的三种基本运算
--Video
-第一周--第一周作业
-2.3 几种常用的复合逻辑运算
--Video
-2.4 逻辑代数的基本公式和常用公式
--Video
-2.5 逻辑代数的基本定理
--Video
-2.6 逻辑函数及其表示方法
--Video
-2.7 逻辑函数形式的变换
--Video
-2.8 逻辑函数的化简
--Video
-2.9 逻辑函数的最小项之和
--Video
-2.10 逻辑函数的最大项之积
--Video
-2.11 最小项和最大项的关系
--Video
-2.12 逻辑函数的卡诺图
--Video
-2.13 卡诺图化简法
--Video
-2.14 具有无关项的逻辑函数及其化简
--Video
-2.15 逻辑函数的机器化化简法
--Video
-第二周--第二周作业
-3.0 门电路概述
--Video
-3.1-1 半导体二极管的开关特性
--Video
-3.1-2 二极管与门
--Video
-3.1-3 二极管或门
--Video
-3.1-4 二极管门电路的缺点
--Video
-3.2-1 MOS管的基本构造和工作原理
--Video
-3.2-2 MOS管的开关特性
--Video
-3.2-3 MOS管的工作特性曲线
--Video
-3.3-1 CMOS反相器的电路结构和工作原理
--Video
-3.3-2 CMOS反相器的电压电流传输特性
--Video
-3.3-3 CMOS反相器的静态输入输出特性
--Video
-3.3-4 CMOS反相器的动态特性
--Video
-3.3-5 CMOS反相器的总功耗
--Video
-第三周--第三周作业
-3.4-1 其他逻辑功能的CMOS门电路
--Video
-3.4-2 带缓冲级的CMOS门电路
--Video
-3.4-3 漏极开路的门电路
--Video
-3.4-4 CMOS传输门和三态门
--Video
-3.5-1-1 双极型三极管的输入输出特性
--Video
-3.5-1-2 双极型三极管的基本开关电路
--Video
-3.5-1-3 双极型三极管的开关等效电路、三极管反相器
--Video
-第四周--第四周作业
-3.5-2-1 TTL反相器的电路结构
--Video
-3.5-2-2 TTL反相器的工作原理
--Video
-3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
--Video
-3.5-3-1 TTL反相器的输入输出特性
--Video
-3.5-3-2 TTL反相器的输入端负载特性
--Video
-3.5-3-3 TTL反相器的扇出系数
--Video
-3.5-4-1 TTL反相器的传输延迟时间
--Video
-3.5-4-2 TTL反相器的交流噪声容限
--Video
-3.5-4-3 电源的动态尖峰电流
--Video
-3.5-5-1 其他逻辑功能的TTL门电路
--Video
-3.5-5-2 集电极开路输出的门电路
--Video
-3.5-5-3 三态输出门
--Video
-实验一：与非门电压传输特性曲线的观测
--Video
-实验二：与非门传输延迟时间的测量
--Video
-第五周--第五周作业
-4.1 组合逻辑电路的特点
--Video
-4.2-1 组合逻辑电路的分析方法
--Video
-4.2-2 组合逻辑电路的设计方法
--Video
-4.3-1-1 若干常用组合逻辑电路：普通编码器
--Video
-4.3-1-2-1 优先编码器
--Video
-4.3-1-2-2 优先编码器的扩展
--Video
-4.3-1-3 二-十进制优先编码器
--Video
-4.3-2-1 译码器
--Video
-4.3-2-2 二进制译码器的扩展
--Video
-4.3-2-3-1 显示译码器
--Video
-4.3-2-3-2 显示译码器附加控制端的作用
--Video
-4.3-2-4 用译码器设计组合逻辑电路
--Video
-4.3-3-1 数据选择器
--Video
-4.3-3-2 用数据选择器设计组合电路
--Video
-4.3-4-1 加法器
--Video
-4.3-4-2 多位加法器
--Video
-4.3-4-3 用加法器设计组合电路
--Video
-4.3-5 数值比较器
--Video
-4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
--Video
-4.4-3 消除竞争-冒险现象的方法
--Video
-第六周--第六周作业
-4.5 可编程器件及EDA1
--Video
-5.0 触发器的由来
--Video
-5.1 门电路与触发器的关系
--Video
-5.2 基本RS锁存器
--Video
-5.3-1 电平触发的SR触发器
--Video
-5.3-2 电平触发的D触发器1
--Video
-5.3-3 电平触发的D触发器2
--Video
-5.4-1-1 脉冲触发的触发器--主从D触发器
--Video
-5.4-1-2 脉冲触发的触发器--主从SR触发器
--Video
-5.4-1-3 脉冲触发的触发器--主从JK触发器
--Video
-5.4-2 脉冲触发方式的动作特点
--Video
-5.5 边沿触发的触发器
--Video
-5.6-1 触发器的逻辑功能及其描述方法--SR触发器
--Video
-5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
--Video
-第七周--第七周作业
-5.7-1 触发器的动态特性1
--Video
-5.7-2 触发器的动态特性2
--Video
-5.7-3 触发器的动态特性3
--Video
-6.1-1 时序逻辑电路概述
--Video
-6.1-2 时序电路的一般结构形式与功能描述方法
--Video
-6.1.3 时序电路的分类
--Video
-6.2.1-1 同步时序电路的分析方法1
--Video
-6.2.1-2 同步时序电路的分析方法2
--Video
-6.2.3 异步时序电路的分析方法
--Video
-6.3.1-1 寄存器
--Video
-6.3.1-2 移位寄存器1
--Video
-6.3.1-3 移位寄存器2
--Video
-6.3.1-4 移位寄存器扩展应用
--Video
-6.3.2-1-1-1 计数器概述、同步二进制加法计数器
--Video
-6.3.2-1-1-2 同步二进制减法计数器
--Video
-6.3.2-1-1-3 同步加减计数器
--Video
-6.3.2-1-2-1 同步十进制加法计数器
--Video
-6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
--Video
-6.3.2-2 异步计数器
--Video
-第八周--第八周作业
-6.3.2-3-1-1 任意进制计数器的构成方法
--Video
-6.3.2-3-1-2 任意进制计数器的构成方法--举例(N>M)
--Video
-6.3.2-3-1-3 任意进制计数器的构成方法--举例(N<M)
--Video
-6.3.2-4 计数器应用举例
--Video
-6.4.1-1 时序逻辑电路的设计方法
--Video
-6.4.1-2 时序逻辑电路的设计方法--举例
--Video
-6.4.2 时序逻辑电路的动态特性分析
--Video
-7.0 半导体存储器绪论
--Video
-7.1 半导体存储器概述和分类
--Video
-7.2-1 ROM的结构和工作原理
--Video
-7.2-2 可编程ROM1
--Video
-7.2-3 可编程ROM2
--Video
-7.3 RAM的结构和工作原理
--Video
-7.4-1 存储器容量的扩展-位扩展
--Video
-7.4-2 存储器容量的扩展-字扩展
--Video
-7.5 用存储器实现组合逻辑电路
--Video
-第九周--第九周作业
-8.1 可编程逻辑器件概述
--Video
-8.2-8.3-8.4 可编程逻辑器件-FPLA/PAL/GAL
--Video
-8.5-8.6-8.7 可编程逻辑器件-EPLD/CPLD/FPGA
--Video
-8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
--Video
-10.1-1 脉冲波形的产生和整形概述
--Video
-10.1-2-10.2.1 门电路组成的施密特触发器
--Video
-10.2.2 集成施密特触发器
--Video
-10.2.3 施密特触发器的主要特点和应用
--Video
-10.3.1-1-1 积分型单稳态触发器--结构和工作原理
--Video
-10.3.1-1-2 积分型单稳态触发器--性能参数计算
--Video
-10.3.1-2-1 微分型单稳态触发器--结构和工作原理
--Video
-10.3.1-2-2 微分型单稳态触发器--性能参数计算
--Video
-10.3.2 集成单稳态触发器
--Video
-10.4.1 用施密特触发器构成的多谐振荡器
--Video
-10.4.2 对称式多谐振荡器
--Video
-10.4.3 非对称式多谐振荡器
--Video
-第十周--第十周作业
-10.4.4 环形振荡器
--Video
-10.4.5 石英晶体多谐振荡器
--Video
-10.5 脉冲电路的分析方法
--Video
-10.6.1 555定时器电路的结构与功能
--Video
-10.6.2 用555定时器接成施密特触发器
--Video
-10.6.3 用556定时器接成单稳态触发器
--Video
-10.6.4 用557定时器接成多谐振荡器
--Video
-11.1 数模和模数转换概述
--Video
-11.2.1 权电阻网络D/A转换器
--Video
-11.2.2 倒T型电阻网络D/A转换器
--Video
-11.2.3 具有双极性输出的电阻网络D/A转换器
--Video
-11.2.4 D/A转换器的转换精度和速度
--Video
-11.3.1 A/D转换的基本原理
--Video
-11.3.2 采样保持电路
--Video
-11.3.3 并联比较型A/D转换器
--Video
-11.3.4-1 反馈比较型A/D转换器--计数型
--Video
-11.3.4-2 反馈比较型A/D转换器--逐次渐进型
--Video
-11.3.5 双积分型和V-F型A/D转换器
--Video
-第十一周--第十一周作业
-I-概述、电路设计及功能仿真
--Video
-II-指定芯片及时序仿真
--Video
-III-选外设（自动化）、锁定引脚并生成下载文件
--Video
-IV-电路扩展设计
--Video
-V-用Verilog描述状态机电路
--Video
